RU1791812C - Устройство дл сортировки чисел - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  сортировки массивов двоичных чисел. Целью изобретени   вл етс  г расширение области применени  за счет обеспечени  сортировки массивов чисел произвольного объема, Устройство содержит К  чеек анализа, где К - количество чисел в массиве, кажда   чейка анализа содержит регистр 2, регистр 3 результата, блок 4 сравнени , коммутатор 5, триггеры 6-9, элемент НЕ 10, элементы И 11, 12, элемент ИЛ И 13. Кроме того, устройство содержит элемент НЕ 22, элементы И 23, 24, триггер 25, элемент 26 задержки. Устройство позвол ет осуществл ть сортировку массивов чисел в режимах возрастани  и убывани . Сразу за загрузкой последнего числа предыдущего массива может начатьс  загрузка первого числа следующего массива . Дл  каждого массива можно задать индивидуально режим сортировки. 1 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при сортировке двоичных массивов чисел.

Известно устройство дл  сортировки чисел, содержащее К  чеек анализа, кажда  и которых содержит приемный регистр, регистр результата, блок сравнени  и коммутатор .

Недостатками известного устройства  вл ютс  низкое быстродействие и узкие функциональные возможности.

Наиболее близким к за вленному  вл етс  устройство дл  сортировки чисел, содержащее группу узлов сравнени ,входной регистр, выходной регистр, элемент НЕ и два элемента И, причем каждый узел сравнени  содержит элемент И, регистр, схему сравнени  и коммутатор.

Недостатком известного устройства  вл етс  узка  область применени , так как оно позвол ет сортировать массивы лишь фиксированного объема.

Целью изобретени   вл етс  расширение области применени  устройства за счет обеспечени  сортировки массивов чисел произвольного объема.

Цель достигаетс  тем, что в устройство дл  сортировки чисел, содержащее К-1 узлов сравнени , где К - количество чисел сортируемого массива, элемент НЕ, два эле- мента И, причем вход задани  режима устройства соединен с первым входом первого элемента И и через элемент НЕ - с первым входом второго элемента И, вторые входы первого и второго элементоз И объединены и подключенц к входу начальной установки устройства, каждый узел сравнени  содержит первый элемент И, схему сравнени , коммутатор и первый регистр, выходы разр дов которого соединены с первыми группами информационных входов схемы сравнени  и .коммутатора, выход схемы сравнени  соединен с первым входом первого элемента И, выходы коммутатора 1-го узла сравнени , , К-2, соединены с информационными входами первого регистра (1+1)-го узла сравнени , введены элемент задержки, триггер, К-й узел сравнени , а в каждый узел сравнени  - элемент НЕ, второй элемент И, элемент ИЛИ, второй регистр и триггеры с первого по четвертый, причем вход тактовых импульсов устройства соединен через элемент задержки с син- хровходами всех триггеров, а также первого и второго регистров всех узлов сравнени , вход начальной установки устройства соединен с информационным входом первого триггера первого узла сравнени , в каждом

узле сравнени  пр мой выход первого триггера соединен с информационным входом второго триггера и с первым входом элемента ,

второй и третий входы которого соединены с выходами первого и второго элементов И, выход схемы сравнени  через элемент НЕ соединен с первым входом второго элемента И, вторые входы первого и

0 второ.го элементов И соединены соответственно с пр мым и инверсным выходами третьего триггера, пр мой выход которого. соединен с информационным входом четвертого триггера, выходы разр дов первого

5 регистра соединены с информационными входами второго регистра, выходы разр дов которого подключены к вторым группам информационных входов коммутатора и схемы сравнени ., выход элемента ИЛИ соединен

0 с управл ющим входом коммутатора и входом разрешени  записи второго регистра, пр мые выходы второго и четвертого триггеров j-ro узла сравнени  соединены соответственно с информационными входами

5 первого и третьего триггеров (j+1)-ro узла сравнени , , K-1, выходы коммутатора (К-1)-го узла сравнени  соединены с информационными входами первого регистра К-го узла сравнени , информационные

0 входы первого регистра первого узла сравнени   вл ютс  информационными входами устройства, пр мые выходы второго и четвертого триггеров К-го узла сравнени   вл ютс  соответственно выходом оконча5 ни  сортировки массива и выходом сортировки массива устройства, выходы коммутатора К-го узла сравнени   вл ютс  информационными выходами устройства, выходы первого и второго элементов И уст0 ройства соединены соответственно с входами установки в О и в 1 триггера, пр мой выход которого соединен с информационным входом третьего триггера первого узла сравнени .

5 На чертеже представлена структурна  схема устройства дл  сортировки чисел.

Устройство дл  сортировки чисел содержит узлы сравнени  11-1к, каждый узел сравнени  содержит первый и второй реги0 стры 2 и 3, схему А сравнени  и коммутатор 5, триггеры 6-9 с первого по четвертый соответственно , элемент НЕ 10, первый и второй элементы И 11 и 12, элемент ИЛИ 13, информационный вход 14, вход 15 начальной уста5 новк и, тактовый вход 16, вход 17 задани  режима работы устройства, информационный выход 18. выходы 19 и 20 соответственно триггеров и 9 каждого узла 1 сравнени , вход21 выбора режима узла сравнени , элемент НЕ 22, второй и первый элементы И

соответственно 23 и 24, триггер 26 и элемент задержки 26.

Устройство работает следующим образом .

На вход 14 устройства последовательно параллельным кодом поступают числа сортируемых массивов. Одновременно с ними поступают тактовые импульсы на вход 16 устройства. Первое число массива сопровождаетс  сигналом логической 1 на входе 15. Перед началом ввода очередного массива чисел на входе режима 17 должен быть установлен потенциал, соответствующий режиму сортировки чисел данного массива . Если необходимо выдавать на выход числа массива, начина  с наибольшего, на входе 17 должен быть установлен (и поддерживатьс  в течение ввода всех чисел данного массива) нулевой потенциал. При выводе младшими числами вперед - единичный потенциал на входе 17. При нулевом потенциале на входе 17 по вление сигнала начала массива на входе 15 вызывает срабатывание элемента И 23 и устанавливает триггер 25 в единичное состо ние, которое поддерживаетс  в течение всего текущего ввода массива чисел. С- приходом первого тактового импульса, задержанного на врем  установки триггера 25, триггер 8 первого узла сравнени  устанавливаетс  в единичное состо ние; впоследствии по мере поступлени  тактовых импульсов триггеры 8 и 9 блоков 1 последовательно заполн ютс  единицами, определ   режим работы устройства большими числами вперед.

В данном режиме по первомутактовому импульсу первое число массива записываетс  в регистр 2i, а триггер 6i устанавливаетс  в единичное состо ние. Единичный сигнал с его выхода предопредел ет перезапись в следующем (втором) такте числа из регистра 2i в регистр 3-1, а числа из регистра 3i (если оно там имеетс  - это может быть последнее число предыдущего массива)- в регистр 22 независимо от соотношени  чисел в регистрах 21 и 3i. На втором такте, работы единица из триггера 6i переписываетс  в триггер 7-|; в этот же момент времени в регистр 2i записываетс  второе число массива, а первое переписываетс  в регистр 3i. В третьем такте работы устройства происходит сравнение чисел, содержащихс  в регистрах 2i и 3i. Если число в регистре 3i больше, схема сравнени  4i формирует положительный сигнал, подключа  через коммутатор 5i выходы регистра 3i к входам регистра 22, и этот же сигнал, по которому формируетс  разрешающий сигнал на регистр 3i, организует перепись числа из регистра 2i в регистр 3i. В регистр 2i в этом

же такте записываетс  третье число массива . При условии, что число в регистре 2i больше, отсутствие сигнала со схемы сравнени  4i подключает через коммутатор 5

5 выходы регистра 2i к входам регистра 22; в регистре 3i при этом остаетс  то же число, что и раньше. Таким образом, в данном режиме большие числа переписываютс  из узла в узел, не записыва сь в регистры 3, чем

10 организуетс  обгон ими меньших чисел.

При режиме меньшими числами вперед триггеры 8 и 9 узлов сравнени  последовательно устанавливаютс  в нулевое состо ние, при этом задействуетс  элемент

5 И 12 (вместо И 11), то есть режим подключени  коммутатора определ етс  инверсным сигналом с блока сравнени  4, что обеспечивает обратный (меньшими числами вперед ) режим работы.

0 Сразу за загрузкой последнего числа . данного массива может в следующем такте . начатьс  загрузка чисел следующего массива . При этом дл  каждого массива можно задать индивидуальный режим сортировки.

5 Единичное значение сигнала в триггерах 6 и 7 запрещает сравнение первого числа последующего массива и последнего числа предыдущего массива, чем исключаетс  перемешивание чисел смежных массивов,

0 Окончание сортировки очередного массива фиксируетс  по наличию единичного значени  сигнала на выходе 19 последнего узла сравнени . Режим сортировки текущего массива определ етс  потенциалом на вы5 ходе 20 последней  чейки 1, на информационном выходе 18 которой формируетс  очередное число отсортированного массива чисел. При наличии К узлов сравнени  устройство позвол ет сортировать в выбран- 0. ном индивидуальном дл  каждого массива режиме массивы размерностью до К чисел включительно. При этом возможен выбор режима (большими числами вперед или меньшими числами вперед).

5 Таким образом, позвол   сортировать массивы произвольной размерности, устройство обеспечивает расширение области применени .

Claims (1)

1. Формула изобретени 

   0 Устройство дл  сортировки чисел, содержащее (К-1) узлов сравнени , где К - количество чисел сортируемого массива, элемент НЕ, два элемента И, причем вход задани  режима устройства соединен с пер5 вым входом первого элемента И и через элемент НЕ -с первым входом второго элемента И, вторые входы первого и второго элементов И объединены и подключены к входу начальной установки устройства, каж- дый узел сравнени  содержит первый эле