SU1185326A1 - Устройство для сортировки чисел - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, предназначенных для сортировки массивов дан- 5 ных, поступающих 'параллельным ходом одно за другим в реальном масштабе времени.

Цель изобретения - расширение области применения путем обеспечения 10 возможности последовательного вывода отсортированных чисел.

На чертеже представлена схема устройства.

Устройство содержит информацион- В ный вход 1, вход 2 тактовых пульсов, вход 3 задания режима, вход 4 начальной установки, входной регистр 5, триггер 6, выходной регистр 7, элемент И 8, информационные выходы 9, 2С (та - 1) узлов 10 сравнения (где т количество сортируемых чисел в массиве), причем каждый узел 10 сравнения содержит элемент И 11, триггер 12, регистр 13, схему 14 сравнения, 25 элемент ИЛИ 15 и коммутатор 16.

В основу работы устройства положен алгоритм сортировки чисел методом прямого включения.

Предлагаемое устройство работает следующим образом.

Перед началом сортировки уровнем сигнала на входе управления 3 выставляется режим сортировки по возрастанию ("1") или убыванию ("О"). Им- 35 пульсом положительной полярности на входе начальной установки 4 устанавливаем триггер 12 (ш - 1)-го узла сравнения в "0". Сортируемая последовательность чисел с информационного 40 входа 1 поступает на вход регистра 5.

В каждом такте работы в регистр 5 записывается одно из чисел этой последовательности. Информация с выхода регистра 5 поступает на первые входы 45 всех схем 14 сравнения, на вторые входы которых поступает информация с соответствующих регистров 13.

В режиме сортировки чисел по убыванию при превышении содержимого ре- 5С гистра 5 над содержимым регистра 13 на выходе схемы 14 сравнения формируется сигнал "1", а в других случаях - сигнал "О". При работе устройства в режиме сортировки чисел по возрастанию сигнал "1" формируется на выходе схемы 14 сравнения, когда содержимое регистра 13 превышает

содержимое регистра 5, а в остальных случаях формируется сигнал "0", Информация с выхода элемента ИЛИ 15 управляет коммутатором 16. Сигнал "1" на управляющем входе коммутатора 16 устанавливает его в положение, при котором на его выход поступает информация с выходов регистра 13. Сигнал "0" на управляющем входе коммутатора 16 устанавливает его в положение, при котором на его выход поступает информация с выходов регистра 5.

Информация на выходе элемента ИЛИ 15 каждого узла 10 сравнения разрешает ("1") или запрещает ("0") прохождение тактовых импульсов через элемент И 11 на синхровход регистра 13.

Работа устройства в режиме сортировки чисел по убыванию работает следующим образом.

По фронту первого тактового импульса в регистр 5 записывается первое число первого сортируемого массива, а в триггер 6 - нуль.

За время тактового импульса сигнал "1" с инверсного выхода триггера 6, проходя через элемент И 8, успевает установить триггеры 12 в узлах 10 сравнения и триггер 6 в

И 1 1»

По фронту второго тактового импульса происходит запись второго числа из сортируемого массива в регистр 5’, запись первого числа этого масси'’ва в регистр 13 первого узла сравнения; перезапись информации с выходов регистров 13 предыдущих узлов сравнения 10 в регистры 13 последующих узлов сравнения; запись информации с выхода (т - 1)-го узла 10 сравнения в регистр 7; запись нуля с инверсного выхода триггера 6 в триггер 12 первого узла сравнения.

По фронту третьего тактового импульса происходит запись третьего числа из сортируемого массива в регистр 5; запись второго числа (для случая, когда второе число больше первого) в регистр 13 первого узла 10 сравнения} запись информации с выходов коммутатора 16 предыдущих узлов 10 сравнения в регистры 13 последующих узлов сравнения; запись информации с выхода коммутатора 16 (тп - 1)-го узла 10 сравнения в регистр 7; запись нуля в триггер 12 второго узла сравнения 10.

3

1185326

По приходу следующих тактовых импульсов устройство работает аналогично .

По фронту (т + 1)-го импульса происходит запись первого числа второго сортируемого массива в регистр 5* запись информации с выходов коммутаторов 16 предыдущих узлов 10 сравнения в регистры 13 последующих узлов 10 сравнения* запись информации с выходов коммутатора (ш - 1)-го узла сравнения в регистр 7, запись нуля в триггер 6.

Сигнал "1" с инверсного выхода триггера 6 прихода через элемент И 8 и устанавливает триггер 12 в узлах 10 сравнения и триггер 6 в "1".

После поступления (ш + 1)-го импульса числа первого массива отсортируются в порядке убывания (наибольшее число находится в регистре 13 первого узла 10 сравнения, следующее число по величине - в регистре 13

второго узла 10 сравнения и т.д., наименьшее в регистре 7).

По приходу следующих тактовых импульсов одновременно с сортировкой второго массива чисел производится последовательный вывод первого отсортированного массива, после чего приступаем к сортировке третьего массива чисел и выводу второго отсортированного массива чисел и т.д.

Работа устройства в режиме сортировки по возрастанию аналогична работе устройства в режиме сортировки чисел по убыванию.

По сравнению с известным устрой— ством, в котором информация снимается только после выполнения сортировки массива и только параллельно, в предлагаемом устройстве, кроме параллельного снятия информации, осуществляется последовательный вывод информации, который совмещен во времени с процессом сортировки.

1185326

Claims (2)

1. УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее входной и выходной регистры, (га - 1) узлов сравнения (где тп - количество сортируемых чисел в массиве), каждый из которых включает регистр, схему сравнения, коммутатор и элемент И, причем информационные входы устройства сое- . динены с установочными входами входного регистра, выходы которого соединены с первыми группами входов коммутаторов и схем сравнения всех узлов сравнения и установочными входами регистра первого узла сравнения, вход тактовых импульсов· устройства соединен с синхровходами входного и выходного регистров и в каждом узле сравнения с первым входом элемента И, выход которого соединен с синхровходами регистра, выходы которого подключены к вторым группам входов схемы сравнения и коммутатора, управляющие входы схем сравнения всех узлов сравнения подключены к входу задания режима устройства, выходы коммутатора ϊ·*γο узла сравнения, где ί=1,2, ...» (т - 2), соединены с установочными входами

   регистра (ι + 1)-го узла сравнения, еыходы коммутатора (тп - Г)-го узла сравнения соединены с установочными входами выходного регистра, выходы которого являются выходами устройства, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения возможности последовательного вывода отсортированных чисел, в него введены выходной триггер и выходной элемент И, а в каждый узел сравнения - триггер и элемент.ИЛИ, причем синхровходы всех триггеров соединены с входом тактовых импульсов устройства и первым входом выходного элемента И, второй вход которого соединен с инверсным выходом выходного триггера и информационным входом триггера первого узла сравнения, а выход подключен к единичным входам триггеров всех узлов сравнения, в каждом узле сравнения выходе схемы сравнения соединен с первым входом элемента ИЛИ, второй вход соединен с выходом триггера, а выход подключен к управляющему входу коммутатора и второму входу элемента И, выход триггера ΐ-го узла сравнения соединен с информационным ι ходом (ΐ + 1)-го узла сравнения, выход триггера (т - 1)-го узла сравнения соединен с информационным входом выходного триггера, вход установки в ноль триггера (т - 1)=го узла сравнения является входом, начальной установки устройства.

   ,, 5Ц „„1185326

   1

   1185326
2. 2