SU1260962A1 - Устройство дл тестового контрол временных соотношений - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  поиска неисправностей в сложных цифровых схемах. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  контро л  момента по влени  выходных сигналов контролируемого узла. Устройство содержит блок пам ти тестов, счетчик адреса, группу ключей, блок сравнени , индикатор, мультиплексор, блок задержки , содержащий элемент ИЛИ, регистр сдвига и генератор тактовых импульсов. 2 ил.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  поиска неисправностей в сложных цифровых схемах.

Целью изобретени   вл етс  расши- рение функциональных возможностей устройства, за счет обеспечени  контрол  момента по влени  выходных сигналов контролируемого узла.

На фиг. 1 представлена функцио- нальна  схема устройства тестового контрол  временных соотношений; на фиг, 2 - функциональна  схема блока задержки.

Устройство тестового контрол  временных соотношений (фиг. 1) содержит блок 1 пам ти тестов, счетчик 2 адреса, контролируемый узел 3, группу ключей 4, блок 5 сравнени , индикатор 6, мультиплексор 7, блок 8 за- держки, установочный вход 9 счетчика адреса, перва , втора  и треть  группы выходов 10, 11 и 12 блока пам ти тестов, первый вход 13 блока задержки , второй вход 14 блока задержки,

Блок 8 задержки (фиг, 2) содержит HJIli 15, геь ератор 16 тактовых импульсов , регистр 17 сдвига.

Работа устройства тестового контрол  временных соотношений начинаетс  по сигналу Пуск, который подаетс  на вход 9 счетчика адреса и на ,-: Вход 14 блока 8 задержки. При этом со счетчика 2 адреса на блок 1 пам  ти тестов поступает адрес первого тестового слова и блок 1 пам ти выдает первое тестовое слово, которое состоит из трех частей. Кажда  часть тестового слова вьодаетс  на соответст вующую группу выходов блока 1 пам ти тестов. Группа выходов 10 блока 1 пам ти тестов управл ет работой ключей 4 группы, т.е, ключи 4 группы, которые открываютс  сигналами с группы выходов 10, пропускает через себ  сигналы воздействий, подаваемые на контролируемый узел. Сигналы воздействий выдаютс  на ключи 4 группы со второй группы выходов 11 блока пам ти тестов. Сигнал Пуск, поданный на вход 14 блока 8 задержки, через определенный интервал времени последовательно по вл етс  на выходах этого блока, а следовательно, и на информационных входах мультиплексора 7 На выходе мультиплексора 7 по вл етс  сигнал того входа группы, номер которого подаетс  на группу управл ю

щих входов мультиплектора 7 с группы выходов 12 блока 1 пам ти тестов. Таким образом, на выходе мультиплексора 7 по вл етс  сигнал, задержанный относительно сигнала на входе 14 блока задержки на величину, определ емую кодом, формируемым группой выходов 12 блока 1 пам ти тестов.

Сигнал с выхода мультиплексора 7 подаетс  на счетный вход счетчика 2 адреса, где по нему формируетс  адрес следующего тестового слова. Этот же сигнал подаетс  на первый вход 13 блока 8 задержки. По новому адресу, вырабатываемому счетчиком 2 адреса, формируетс  новое тестовое слово, тре1 ь  часть которого формируетс  на группе выходов 12 и определ ет задержку, через которую будет вьща- но следующее тестовое слово. Заполнив соответствующим образом все тестовые слова можно управл ть моментами вьщачи тестовых слов, т.е, интервалами времени между двум  соседними тестовыми словами или иначе говор  временем анализа откликов контролируемого узла на входное воздействие .

Дискрет изменени  задержки между тестовьми словами определ етс  периодом повторени  тактовых импульсов, вырабатываемых генератором 16 тактовых импульсов, а максимальна  величина задержки определ етс  как числом разр дов регистра 17 сдвига (или числом разр дов управл ющих входов мультиплексора ) , так и периодом повторени  тактовых импульсов генератора 16 тактовых импульсов.

Блок задержки работает следующим образом.

Задержка осуществл етс  с помощьюг регистра сдвига, на вход сдвига ко- торого подаетс  последовательность импульсов, вырабатываемых генерато- ром 16 тактовых импульсов. Сигнал, пришедший на первый или второй вход схемы РШИ 15, через эту схему подаетс  на информационный вход регистра 17 сдвига. По каждому импульсу, поступаемому на вход сдвига регистра 17, этот сигнал перемещаетс  на один разр д вправо.

Сравнение полученных откликов с ожидаемыми производитс  блоком 5 сравнени ,

Сравнение получаемых откликов производитс  в моменты времени выдачи следующего воздействи , т.е. группа выходов 11 содержит информацию об откликах на воздействие, выданное в предыдущем тестовом слове. Результат сравнени  отражаетс  на индикаторе 6.

Работа устройства заканчиваетс , когда счетчик 2 адреса сформирует адрес последнего тестового слова.

Таким образом, устройство позвол ет производить контроль момента по влени  выходных сигналов контролируемого узла. При этом по вилась возможность заранее установить свой интервал времени, в который должен по витьс  сигнал отклика при подаче каждого сигнала воздействи .

Claims (1)

1. Формула изобретени 

   Устройство дл  тестового контрол  временных соотношений, содержащее блок пам ти тестов, счетчик адреса, блок сравнени , индикатор, группу ключей, причем перва  группа выходов блока пам ти тестов соединена с. входами управлени  ключей группы, втора  труппа выходов блока пам ти тестов соединена с информационными входами ключей гр5шпы и с первой группой входов блока сравнени , выходы ключей группы соединены с группой входов-выходов контролируемого узла

   и второй группой входов блока сравнени , выход которого соединен с входом индикатора , группа выходов счетчика адреса соединена с группой адресных входов блока пам ти тестов, о тличающе- е с   тем,что,с целью расширени  функциональных возможностей за счет обеспечени  контрол  момента по влени  выходных сигналов контролируемого

   узла, устройство содержит блок задержки и мультиплексор, группа управл ющих входов которого соединена с третьей группой выходов блока пам ти Т2СТОВ, группа информационных входов

   мультиплексора соединена с группой

   Iч

   выходов блока задержки, а выход мультиплексора соединен со счетным входом счетчика адреса и первым входом блока задержки, вход пуска устройства подключен к установочному входу счетчика адреса и второму входу блока задержки, причем блок задержки содержит элемент ИЛИ, регистр сдвига и генератор тактовых

   импульсов, выход которого соединен с входом сдвига регистра сдвига, группа выходов которого  вл етс  группой выходов блока задержки, первый и второй входы элемента ИЛИ

    вл ютс  первым и вторым входами блока задержки, выход элемента ИЛИ соединен с информационным входом регистра сдвига.

   1

   пуск

   лТГ

   0

   EH

   Редактор А.Долинич

   Составитель Д.Ванюхин

   Техред Л.Олейник. Корректор1А.Т ско

   5233/50

   Тираж 671 Подписное ВНИШШ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

   - .

   /7

   Фи.г.г