SU1246098A1

SU1246098A1 - Устройство дл контрол цифровых узлов

Info

Publication number: SU1246098A1
Application number: SU833613497A
Authority: SU
Inventors: Михаил Александрович Иванов
Original assignee: Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date: 1983-07-01
Filing date: 1983-07-01
Publication date: 1986-07-23

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано в контрольно-испытательной аппаратуре дискретных объектов. Отличительной особенностью устройства вл етс возможность задани кодов провер емых контактов блоков из пам ти их коммутации. Целью изобретени вл етс повышение быстродействи . Это достигаетс введением второго блока пам ти, коммутатора, формировател окна измерени и блока индикации . 4 ил. с о N9 4ib О) О QD ОО

Description

Изобретение относитс к вычислительной технике и может быть использвано в контрольно-испытательной аппаратуре дискретных объектов.

Цель изобретени - повышение быст роденстви .

На фиг. 1 п риведена структурна схема устройства на фиг. 2 - схема блока управлени ; на фиг. 3 - схема узла синхронизации; на фиг. 4 схе- ма формировател окна измерени .

Устройство содержит группу 1 информационных входов устройства, вход 2 сигнала начала проверки устройства вход 3 сигнала конца проверки очеред ного блока устройства, коммутатор 4, формирователь 5 окна измерени , сигнатурный анализатор 6, блоки 7 и 8 пам ти, блок 9 сравнени , блок 10 индикации , блок 11 управлени , информа ционный вход 12 сигнатурного анализатора 6, синхровход 13 формировател окна измерени , вход 14 начала окна измерени формировател 5 окна измерени , вход 15 конца окна измерени формировател 5 окна измерени , группу 16 управл ющих входов коммутатора 4, установочный вход 17 сигнатурного анализатора, выход 18 сигнала конца проверки устройства, выход 19 сигнала начала проверки очередного блока устройства.

Блок 11 управлени содержит эле- мент ИЛИ 20, счетчик 21, формирова- тель 22 импульсов, узел 23 синхрони- зации, генератор 24 импульсов, ре- гистр 25 сдвига, элементы И 26 и 27, формирователь 28 импульсов, дешифратор 29, формирователь 30. импульсов считывани , элементы И 3,1 и 32.

Узел 23 синхронизации содержит триггеры 33 и 34, элемент И 35. Фор- .мирователь 5 окна измерени содержит

триггер 36, элемент И 37.

Устройство работает следующим образом .

Блок 8 пам ти хранит коды номеров контактов провер емого блока, которые должны быть проверены. В счетчике 21 блока 11 управлени заноситс код чейки блока 8 пам ти, соответствующий первой группе провер емых контактов . В первый разр д регистра 25 сдвига блока 11 управлени заноситс единица, в остальные разр ды регистра 25 и в регистр сдвига сигнатурного анализатора 6 занос тс логические кули (цепи установки в исходное состо ние не показаны).

Приход сигнала Начало проверки по входу 2 инициирует начало проверки первого блока. На соответствующий блок подаютс стимулирующие воздействи . По сигналу с выхода формировател 30 импульсов считывани блока 11 управлени из блока 8 пам ти считываетс очередной код номера блока , провер емого в насто щий момент времени,.

Одновременно из блока 7 пам ти считываетс эталонна сигнатура. Коммутатор 4 по коду, поступающему по группе 16 управл ющих входов, обеспечивает подключение к входам формировател 5 окна измерени и к информационном ; входу 12 сигнатурного анализатора 6 нужных контактов провер емого блока. Сигнал с выхода формировател 5 окна измерени поступает на управл ющий вход сигнатурного анализатора 6. Сигнал Конец проверк очерб .дного блока, поступающий по входу 3 устройства, запускает узел 23 синхронизации. Первый импульс с выхода генератора 24 импульсов, пройд на вход управлени сдвигом регистра 25 сдвига, переписывает единицу из его первого разр да во второй. По сигналу, с выхода элемента И 26 в блоке 9 сравнени происходит сравнение сигнатуры, полученной в сигнатурном анализаторе 6, с эталонным кодом, записанным в блоке 7 пам ти. В случае несовпадени кода номера блока, с выхода которого получена неправильна сигнатура, сигнал поступает в блок индикации. Второй импульс с выхода генератора 24 импулсов переписывает единицу из второго разр да регистра 25 в третий, на выходе элемента 28 по вл етс импульс, который закрывает узел 23 синхронизации . .

Сигнал с выхода элемента И,27 устанавливает в исходное состо ние регистр сдвига сигнатурного анализатора 6, пройд через элемент И 32, по вл етс на выходе 19 сигнала начала проверки очередного блока устройства

Состо ние счетчика 21, определ ющее поступление двоичной последовательности с последнего блока, вызывает по вление на соответствующем выходе дешифратора 29 сигнала логической единицы, который после прихода

импульса с выхода элемента И 27 вызывает по вление на выходе элемента И -31 сигнала Конец проверки, после которого на экран блока индикации вывод тс номера блоков, с выходов котрых были получены неправильные сигнатуры .

Claims

Формула изоб.ретени

Устройство дл контрол цифровых узлов, содержащее первый блок пам ти блок управлени ., блок сравнени , сигнатурный анализатор, причем группа выходов сигнатурного анализатора соединена с первой группой информационн входов блока сравнени , втора группа информационных входов которого соединена с группой выходов первого блока пам ти, группа адресных входов которого соединена с группой вых.одов блока управлени , причем блок управлени содержит счетчик, дешифратор, отличающеес тем, что, с целью повышени быстродействи , в устройство введен второй .блок пам ти коммутатор , формирователь окна измер .ени , блок индикации, причем группа выходов блока управлени соединена с группой адресных входов второго блок пам ти, группа выходов которого соединена с группой управл ющих входов коммутатора и с группой информационных входов блока индикации, информационный вход которого соединен с выходом блока сравнени , управл ющий вход которого соединен с первым выходом блока управлени , второй выход которого соединен с входом сброса сигнатурного анализатора, информацион ный вход которого соединен с первым входом коммутатора, второй, третий и четвертый входы которого соединены соответственно с синхровходом, с входом начала окна измер1ени и с входом окончани окна измерени формировател окна измерени , выход которого соединен с управл ющим входом сигнатурного анализатора, группа информационных входов коммутатора вл етс группой информационных входов устройства , вход сигнала начала проверки устройства соединен с первым входом блока управлени , второй вход которого вл етс входом сигнала конца проверки очередного блока устройства , третий выход блока управлени

соединен с управл ющим входом блока индикации и вл етс выходом сигнала конца проверки устройства, четвертый выход блока управлени вл етс выходом сигнала начала проверки очередного блока устройства, причем в блок управлени введены элемент ИЛИ, четыре элемента И, два формировател импульсов, формирователь импульсов считывани , узел синхронизации , генератор импульсов, регистр сдвига, выход первого разр да которого соединен с первым входом первого элемента И, первый вход второго элемента И соединен с выходом второго разр да регистра сдвига, второй вход первого элемента И соединен с вторым входом второго элемента И, с входом управлени сдвигом регистра сдвига и с выходом узла синхронизации, тактовый вход которого соединен с выходом генератора импульсов,, выход третье го разр да регистра сдвига соединен с входом первого формировател импульсов, выход которого соединен с входом управлени остановом узла синхронизации, вход управлени запуском которого вл етс первым входом блока и соединен с входом второго формировател импульсов, выход которого соединен с входом запуска регистра сдвига, второй вход блока управлени соединен с первым входом элемента ИЛИ, выход которого соединен с первым входом формировател импульсов считывани и с входом разрешени счета счетчика, выход которого соединен с входом дешифратора и вл етс первым выходом группы выходов блока управлени , первый выход дешифратора соединен с вторым входом формировател импульсов считывани и с первым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ и вл етс четвертым выходом блока, второй выход дешифратора соединен с первым входом четвертого элемента И, выход которого вл етс третьим выходом блока, выход формировател импульсов считывани вл етс вторым выходом группы выходов блока управлени , выход первого элемента И вл етс первым выходом блока, выход второго элемента И соединен с вторыми входами третьего и четвертого элементов И и вл етс вторым выходом блока.

IS

1

Ю

J

« 7,J /0 79

Фиг 3

Редактор Н.Тупица

Составитель Н.Торопова

Техред Н.Бонкало Корректор Л.Пилипенко

. Заказ 4002/42 Тиоаж 671й-

«ннипы гПодписное

ВНИИЛИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие . г. УжгородГул проё

Фиг Ч

ктна , 4