SU1762304A1 - Устройство дл выделени экстремального числа - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Цель изобретени  - упрощение устройства. Устройство содержит г log2n ступеней 1  чеек анализа (ЯА) 2, где х - ближайшее целое, не меньшее х, кажда   чейка анализа содержит коммутатор 3, элемент ИЛИ 4, триггеры 5, 8, 9, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6,7,10, кроме того, устройство содержит элемент НЕ 11, входы чисел 12, тактовый вход 13, управл ющие входы 14, входы синхросигнала передачи знаков чисел 15, вход выбора режима 16, выход 17. ЯА 2 соединены в виде бинарного дерева, на входы каждого ЯА подаютс  два числа пр мым последовательным кодом , начина  со старшего разр да, старший разр д - знаковый, из которых ЯА передает на свой выход максимальное или минимальное (в зависимости от режима). В следующем (1+1)-м такте ЯА первой ступени анализируют (1+1)-й разр д всех чисел, а ЯА второй ступени - i-й разр д чисел, выбранных на предыдущем такте ЯА, первой ступени и т. д. 2 ил, 1 табл. сл С

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении специализированных вычислительных устройств, предназначенных дл  сортировки массивов данных в реальном масштабе времени.

Известно устройство дл  выделени  экстремельного из N m-разр дных двоичных чисел, содержащее матрицу  чеек, кажда  из которых содержит элементы И, ИЛИ, элементы запрета 1.

Недостатком данного устройства  вл етс  его сложность.

Другое устройство дл  выделени  экстремального из N m-разр дных двоичных чисел содержит N m-разр дных регистров, групп элементов И, m-входовых элементов

ИЛИ, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. триггеров, N-входовый элемент ИЛИ, шины управлени  поразр дным сравнением 2.

Недостатком устройства  вл етс  его сложность.

Наиболее близким  вл етс  устройство

дл  сортировки чисел, содержащее }-г  че2

ек анализа i-ro типа (N - количество сортируемых чисел, i 1,2 log2N, Х ближайшее целое, не меньшее X), счетчик, log2N -1 формирователей импульсов, вход начальной установки, тактовый вход, информационные входы, выходы отсортированных чисел, выход окончани  работы,  чейка анализа i-ro типа содержит две группы регистров, элементы сравнени , коммуVI

о. ю

CJ

2

таторы, входы управлени  записью, информационные входы и выходы 3.

Недостатком этого устройства  вл етс  его сложность.

Целью изобретени   вл етс  упрощение устройства.

Поставленна  цель достигаетс  тем, что устройство, содержащее r log2N ступеней  чеек анализа (N - количество сравниваемых чисел, Х - ближайшее целое, не меньшее X), i-а  группа  чеек анализа (1 1,2

г) содержит 1-г  чеек анализа, вход j-ro 2

числа устройства (j.1, 2,..., N) соединен с (2 - mod2J)-biM информационным входом| -ой  чейки анализа первой ступени, выход -ой  чейки анализа k-ой ступени (I 1, 2

-г, k 1,2г-1) соединен с (2-mod2l)-biM

2k

информационным входом } -ой  чейки

анализа (к+1)-ой ступени, входы начальной установки  чеек анализа первой ступени соединены с первым управл ющим входом устройства , тактовый вход устройства соединен с тактовыми входами всех  чеек анализа нечетных ступеней, выход r-ой ступени  чеек анализа  вл етс  выходом устройства , кажда   чейка анализа содержит два триггера и коммутатор, отличающеес  тем, что, с целью упрощени  устройства , оно содержит элемент НЕ, а кажда   чейка анализа - третий триггер, элемент ИЛИ и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем (к+1)-ый управл ющий вход устройства соединен со входами начальной установки всех  чеек анализа (к+1)-ой ступени, тактовый вход устройства через элемент НЕ соединен с тактовыми входами всех  чеек анализа четных ступеней, i-ый вход синхросигнала передачи знаков чисел соединен со входами синхронизации первых триггеров всех  чеек анализа i-ой ступе- ни, вход выбора режима устройства соединен с первыми входами первых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ всех  чеек анализа, в каждой  чейке анализа ее вход начальной установки соединен со входом установки в единичное состо ние первого триггера и со входом установки в нулевое состо ние второго триггера, выход которого соединен со входом синхронизации третьего триггера, выход которого соединен со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управл ющим входом коммутатора, выход которого  вл етс  выходом  чейки анализа, первый и второй информационные входы  чейки анализа соединены соответственно

с первым и вторым информационными входами коммутатора, первым и вторым входами элемента ИЛИ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом установки в единичное состо ние второго триггера, информационный вход третьего триггера соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с первым информационным входом  чейки анализа и инверсным выходом первого триггера, информационный вход которого соединен с выходом элемента ИЛИ.

На фиг.1 представлена функциональна  схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство дл  выделени  экстремального числа содержит г log2N ступеней 1

 чеек анализа (N - количество сравниваемых чисел, Х - ближайшее целое, не меньшее X), i-а  группа  чеек анализа (, 2

г) содержит }-т  чеек анализа 2, кажда 

 чейка анализа 2 содержит коммутатор 3, элемент ИЛИ 4, первый триггер 5, третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй триггер 8, третий триггер 9, первый элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 10, кроме того, устройство содержит элемент НЕ 11, N входов чисел 12, тактовый вход 13, управл ющие входы 14, входы синхросигнала передачи знаков чисел 15, вход выбора режима 16,

выход 17 устройства.

Устройство работает следующим образом .

На входы чисел 12 устройства сравниваемые m-разр дные числа поступают пр мым последовательным кодом, начина  со старших разр дов, старший разр д - знаковый .

Кажда   чейка анализа 2 производит выделение экстремального из пары чисел а

и b в соответствии с табл.

Рассмотрим работу  чейки анализа 2 дл  режима выделени  максимального числа (на вход выбора режима 16 устройства подаетс  О).

Перед началом сравнени  пары т-раз- р дных чисел импульсом единичного уровн , поступающим с соответствующего управл ющего входа 14, устройства, триггер 5 устанавливаетс  в О), триггер 8 устанавливаетс  в О. В это врем  на первом и втором информационных входах 12i и 122  чейки анализа 2 соответственно присутствует единичный уровень и на тактовом входе 13 устройства также единичный уровень.

Триггер 9 сохран ет предыдущее состо ние . Сигнал с выхода триггера 9 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10 без изменени  поступает на управл ющий вход коммутатора 3. На выход коммутатора 3 будет передаватьс  1 либо с первого, либо со второго информационного входа коммутатора 3 (в зависимости от предыдущего .состо ни  триггера 9) по отрицательному перепаду сигнала, поступающего с тактового входа 13 устройства. При по влении сравниваемых чисел а и b на первом и втором информационных входах 12i и 12а соответственно (при этом на тактовом входе 13 устройства - единичный уровень) производитс , начина  со старшего разр да , последовательный поразр дный анализ исследуемых чисел, Пусть в старшем разр де чисел имеетс  неравенство. При этом на выходе элемента ИЛИ 4 устанавливаетс  1, котора  поступает на информационный вход триггера 5. Во врем  анализа старших (знаковых) разр дов сравниваемых чисел а и b на вход синхронизации триггера 5 поступает импульс единичного уровн  с соответствующего входа синхросигнала передачи знаков чисел 15i устройства. По положительному перепаду синхросигнала передачи знаков чисел, поступающего на вход синхронизации триггера 5 со входа 15ч устройства , триггер 5 на инверсном выходе сохран ет О, который поступает на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6. При этом на выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 передаетс  число а с первого информационного входа 12.,. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 устанавливаетс  1, котора  поступает на вход установки в единичное состо ние триггера 8, на выходе которого по вл етс  1. По этому положительному перепаду в триггер 9 производитс  запись знакового разр да числа а. Сигнал с выхода триггера 9 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10 без изменени  поступает на управл ющий вход коммутатора 3. Если значение знакового разр да числа а равно 0, триггер 9 устанавливаетс  в О и на выход коммутатора 3 по отрицательным перепадам сигнала, поступающего с тактового входа 13 устройства на тактовый вход коммутатора 3, передаетс  число а; если в старшем разр де числа 1 - то число Ь.

В случае, если значени  знаковых разр дов чисел а и b равны 1, на инверсном выходе триггера 5 также сохран етс  О, при этом выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 повтор ет число а. При равенстве значений разр дов чисел а и b триггер 9 сохран ет предыдущее состо ние. На выход коммутатора 3 будет передаватьс  либо число а, либо число b (в зависимости от предыдущего сост они  триггера 9). В момент несовпадени  разр дов чисел а и b

триггер 8 переключаетс  в 1 по сигналу с элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7. При переключении триггера 8 из О в 1 производитс  запись значени  разр да числа а в триггер 9. Если значение этого разр да чис0 ла а равно 0, на выход коммутатора 3 передаетс  число а в соответствии с сигналами на управл ющем и тактовом входах коммутатора 3; если значение разр да числа а равно 1 - число Ь.

5 В случае, если значени  знаковых разр дов чисел а и b равны 0, на выходе элемента ИЛИ 4 устанавливаетс  О, который поступает на информационный вход триггера 5. По положительному перепаду сигнала,

0 поступающего на вход синхронизации триггера 5 со входа 15i устройства, на инверсном выходе триггера 5 устанавливаетс  1 и на выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 передаетс  инверсное значение числа а.

5 При равенстве значений разр дов чисел а и b триггер 9 сохран ет предыдущее состо ние . При этом на выход коммутатора 3 будет передаватьс  либо число а, либо число b (в зависимости от предыдущего состо ни 

0 триггера 9). В момент несовпадени  разр дов чисел а и b триггер 8 переключаетс  в . 1 по сигналу с элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7. При переключении триггера 8 из О в 1 производитс  запись инверсного зна5 чени  числа а в триггер 9. Если сигнал на управл ющем входе коммутатора 3 - 0, на его выход передаетс  число а, если 1 -число Ь.

Если сравниваемые числа а и b равны,

0 то триггер 9 будет сохран ть предыдущее состо ние на прот жении всего времени анализа чисел и на выход коммутатора 3 будет передаватьс  либо число а, либо число Ь.

5Если требуетс  выделить минимальное

из исследуемых чисел, то на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 со входа выбора режима 16 устройства поступает последовательный поразр дный анализ

0 сравниваемых чисел производитс  аналогично . Тогда на управл ющий вход коммутатора 3 поступает инверсное значение выхода триггера 9, что соответствует передаче на выход коммутатора 3 минимального

5 числа.

Claims (1)

1. Формула изобретени  Устройство дл  выделени  экстремального числа, содержащее г log2n ступеней  чеек анализа, где п - количество сравниваемых чисел, х - ближайшее целое, не меньшее х, i-  группа  чеек анализа (где 1 1,2, ..., г) содержит п/2  чеек анализа, вход j-ro

   числа устройства (где j 1, 2п) соединен

   с (2-mod2J)-M информационным входом  чейки анализа первой ступени, вы- ход 1-й  чейки анализа К-й ступени (где 1 1,

   2 n/2k, k 1, 2 г-1) соединен с

   (2-mod2l)-M информационным входом  чейки анализа (К+1)-й ступени, входы начальной установки  чеек анализа первой ступени соединены с первым управл ющим входом устройства, тактовый вход устройства соединен с тактовыми входами всех  чеек анализа нечетных ступеней, выход  чейки анализа r-й ступени  вл етс  выхо- дом устройства, кажда   чейка анализа содержит два триггера и коммутатор, отличающеес  тем, что, с целью упрощени  устройства, оно содержит элемент НЕ, а кажда   чейка анализа - третий триггер, элемент ИЛИ и три элемента ИСКЛЮЧАЮ- ЩЕ Е ИЛИ, причем(К-И)-й управл ющий вход устройства соединен с входами начальной установки  чеек анализа (К+1)-й ступени, тактовый вход устройства через элемент НЕ соединен с тактовыми входами всех  чеек анализа четных ступеней, i-й вход синхросигнала передачи знаков чисел соединен с входами синхронизации первых триггеров всех  чеек анализа i-й ступени, вход выбора

   режима устройства соединен с первыми входами первых элементов ИСКЛЮЧАЮЩЕЕ ИЛИ всех  чеек анализа, в каждой  чейке анализа ее вход начальной установки соединен с входом установки в единичное состо ние первого триггера и с входом установки в нулевое состо ние второго триггера, выход которого соединен с входом синхронизации третьего триггера, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управл ющим входом коммутатора , выход которого  вл етс  выходом  чейки анализа, первый и второй информационные входы  чейки анализа соединены соответственно с первым и вторым информационными входами коммутатора, первым и вторым входами элемента ИЛИ и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом установки второго триггера в единичное состо ние, информационный вход третьего триггера соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с первым информационным входом  чейки анализа и инверсным выходом первого триггера, информационный вход которого соединен с выходом элемента ИЛИ.

   Выбор максимального числа

   Выбор минимального числа

   Примечание: - на выходе  чейки анализа 2 может быть как

   число а, так и число Ь.