RU1781680C - Устройство дл сортировки чисел - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  построени  устройств сортировки, ранжировки и упор дочиЁани  чисел. Цель изобретени  - повышение быстродействи . Устройство содержит блок 1 управлени , первую, вторую, третью, четвертую и п тую группы из п элементов И 2, 5, б, 8, 10, где п - количество сортируемых чисел, п регистров 7 сдвига, первую и вторую группы из п элементов ИЛИ 3, J1, первую и вторую группы из п триггеров 5, 9, элемент И-ИЛИ 12 и триггер № задержки. Повышение быстродействи  устройства происходит за счет того , что начало поиска следующего по рангу числа совмещено с исключением из просмотра уже найденного максимального числа . 1 з.п. ф-лы, 2 ил.

Description

фиг 1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  построени  устройств сортировки, ранжировки и упор дочивани  чисел.

Известно устройство дл  сортировки чисел, содержащее коммутирующие блоки, элементы И, элементы ИЛИ, триггер, счетчик , формирователь значени  переменных, блок управлени .

Недостатком устройства Т вл етс  низкое быстродействие.

Известно также устройство дл  сортировки чисел, содержащее п кольцевых регистров , управл ющие элементы И-ИЛИ, выходные элементы И-ИЛИ, дешифраторы, счетчики, элементы И, ИЛИ, регистр, узел синхронизации.

Недостатком устройства  вл етс  относительно низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому устройству  вл етс  устройство сортировки чисел, содержащее п m-разр дных кольцевых регистров сдвига, где п - число сортируемых чисел, информационные входы которых  вл ютс  информационными входами устройства, управл ющий элемент И-ИЛИ, п элементов 2И-ИЛИ, два элемента И, элемент ИЛИ, блок управлени , причем пр мой выход старшего разр да 1-го m-разр дного кольцевого регистра сдвига

(1 1п) соединен с управл ющим входом

1-го элемента И управл ющего элемента И- ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи , в устройство введены три группы триггеров, п-2 элементов И, п-1 элементов ИЛИ, причем инверсный выход старшего разр да 1-го m-разр дного кольцевого регистра сдвига соединен с первым входом первого элемента И 1-го элемента 2И-ИЛИ, выход которого соединен с входом установки в О 1-го триггера первой группы, пр мой выход которого подключен к входу установки в О 1-го триггера второй группы и входу установки в единичное состо ние 1-го триггера третьей группы, пр мой выход которого  вл етс  1-м адресным выходом устройства и соединен с информационным входом 1-го элемента И управл ющего элемента И-ИЛИ, выход которого  вл етс  выходом отсортированного числа устройства и соединен с вторым входом второго элемента И 1-го элемента 2И- ЙЛИ, вход запуска устройства подключен к первым входам всех элементов ИЛИ, входам установки в единичное состо ние всех триггеров второй группы и входу запуска блока управлени , первый и второй выходы которого подключены к входам управлени  сдвигом всех m-разр дных регистров сдвига , а третий выход соединен с первыми входами всех элементов И, всех вторых элементов И, всех элементов 2И-ИЛИ, выход 1-го элемента И подключен к второму входу 1-го

элемента ИЛИ, выход которого соединен с входом установки в единичное состо ние 1-го триггера первой группы, инверсный выход которого подключен к входу установки в О 1-го триггера третьей группы, пр мой и

0 инверсный выходы 1-го триггера второй группы соединены с вторыми входами соответственно 1-го элемента И и второго элемента И 1-го элемента 2И-ИЛИ, четвертый, п тый и шестой выходы блока управлени 

5 соединены с синхровходами триггеров соответственно первой, второй и третьей групп.

Блок управлени  содержит генератор импульсов, двойной триггер, счетчик, де0 шифратор, три элемента И и два элемента НЕ, причем выходы генератора импульсов подключены к синхровходам двойного триггера , первым входам соответственно первого и второго элементов И и счетным входам

5 счетчика, выходы разр дов которого соединены с входами дешифратора, выходы которого соединены соответственно с третьим выходом блока управлени  и вторыми входами первого и второго элементов И, выхо0 ды которых  вл ютс  соответственно четвертым и п тым выходами блока управлени , а выход второго элемента И через первый элемент НЕ - с шестым выходом блока управлени , вход запуска блока уп5 равлени  подключен к входу установки в О счетчика и информационному входу двойного триггера, выход которого соединен с управл ющим входом счетчика и первым входом третьего элемента И, второй выход

0 которого соединен с первым выходом генератора импульсов, а выход  вл етс  первым выходом блока управлени  и через второй элемент НЕ соединен с вторым выходом блока управлени . |

5 Недостатком устройства-прототипа  вл етс  его неспособность выполнить операцию сортировки за врем , пропорциональное разр дности сортируемых чисел, т.е. за m.n тактов. Это обсто тельство за0 трудн ет использование такой сортировки в составе более сложных процессов, например , скал рной обработке матриц, где подобные операции выполн ютс  в конвейерном режиме.

5 Целью изобретени   вл етс  повышение быстродействи .

Поставленна  цель достигаетс  тем, что в устройство дл  сортировки чисел, содержащее блок управлени , элемент И-ИЛИ, п регистров сдвига, где п - количество сортируемых чисел, первую и вторую группы из п триггеров, первую группу из п элементов И, первую группу из п элементов ИЛИ и триггер задержки, причем информационные входы регистров сдвига  вл ютс  информационными входами устройства, вход начальной установки устройства соединен с входом запуска блока управлени , первый и второй выходы которого соединены с входами управлени  сдвигом всех регистров сдвига, третий выход блока управлени  соединен с первыми пр мыми входами всех элементов И первой группы, четвертый выход блока управлени  соединен с первыми входами всех элементов ИЛИ первой группы , п тый выход блока управлени  соединен с входами синхронизации всех триггеров первой группы, шестой выход блока управлени  соединен с входом синхронизации триггера задержки, пр мой выход старшего разр да 1-го регистра сдвига

(1 1,2п) соединен с первым входом 1-го

элемента И элемента И-ИЛИ, второй вход которого подключен к 1-му адресному выходу устройства, выход 1-го элемента И первой группы соединен с вторым входом 1-го элемента ИЛИ первой группы, выход которого соединен с входом установки в единичное состо ние 1-го триггера второй группы, выход которого соединен с входом установки в нулевое состо ние 1-го триггера первой группы, введены втора  группа из п элементов ИЛИ и четыре группы из п элементов И кажда , причем второй выход блока управлени  соединен с входами синхронизации всех триггеров второй группы, четвертый выход блока управлени  соединен с первыми входами всех элементов ИЛИ второй группы, п тый выход блока управлени  соединен с пр мыми входами всех элементов И второй группы и с инверсными входами всех элементов И третьей группы, инверсный выход старшего разр да 1-го регистра сдвига соединен с первым входом 1-го элемента И четвертой группы, выход которого соединен с инверсным входом 1-го элемента И первой группы и с входом установки г нулевое состо ние 1-го триггера второй группы, выход которого соединен с первым входом 1-го элемента VI п той группы и с инверсным входом 1-го элемента И второй группы, выход которого соединен с вторым входом 1-го элемента ИЛИ второй группы, выход которого  вл етс  1-м адресным выходом устройства, выход 1-го элемента ИЛИ первой группы соединен с входом установки в единичное состо ние 1-го триггера первой группы, выход которого соединен с пр мым входом 1-го элемента И третьей группы, выход которого соединен с вторыми

пр мыми входами 1-х элементов И первой, четвертой и п той групп, выход 1-го элемента И п той группы соединен с третьим входом 1-го элемента ИЛИ второй группы, 5 выход элемента И-ИЛИ соединен с информационным входом триггера задержки, выход которого соединен с третьими входами всех элементов И четвертой группы и  вл етс  информационным выходом устройства.

0 Блок управлени  содержит генератор импульсов , триггер, счетчик, элементы И, ИЛИ и элемент задержки, причем вход запуска блока управлени  соединен с его четвертым выходом, первым входом элемента ИЛИ,

5 входом запуска генератора импульсов, входом установки в нулевое состо ние счетчика , информационным входом и входом синхронизации триггера, выход которого соединен с первым входом элемента И, вы0 ход которого соединен со счетным входом счетчика, выход переполнени  которого  вл етс  третьим выходом блока управлени , и соединен с входом элемента задержки, выход которого  вл етс  п тым выходом

5 блока управлени , первый и второй выходы генератора импульсов соединены с вторыми входами соответственно элементов ИЛИ и И и  вл ютс  соответственно первым и вторым выходами блока управлени , выход

0 элемента ИЛИ  вл етс  шестым выходом блока управлени .

Проверим соответствие изобретени  той цели, котора  указана в формуле изобретени . Дл  этого определим выигрыш в

5 быстродействии схемы устройства дл  сортировки чисел по сравнению со схемой прототипа .

Схема прототипа имеет особенность, что на каждом этапе сортировки прекраща0 етс  подача синхроимпульсов на входы управлени  сдвигов n-разр дных кольцевых регистров 1 сдвига, т.е. происходит остановка работы, во врем  которой происходит перезапись состо ни  1-го триггера 6 в триггер

5 5. Сигнал с выхода 15устройствауправлени  прототипа поступает через каждые m тактов работы, сигнал с выхода 12 поступает в следующем такте, уже после сигнала с выхода 15, что также выполн етс  с использованием

0 счетчика. В результате по истечении (т+1) тактов работы устройства прототипа будет выполнена операци  выбора максимального числа из п m-разр дных чисел, а в(т+1)также его адрес будет считан с выхода 18 устройст5 ва. При этом нужноучесть начальную установку , котора  также вносит задержку.

. Дл  схемы прототипа врем  выполнени  операции сортировки тпр массива из п т-раз- р дных чисел определ етс  выражением

Гпр (П + Г2) (m + 1) П + (Гно + Г1 + Г2) ,

(1)

где в последних скобках учитываетс  начальна  установка устройства прототипа в исходное состо ние.

В схеме за вленного устройства повышение быстродействи  достигаетс  за счет того, что начало поиска следующего по рангу числа совмещено с исключением из просмотра уже найденного максимального числа. Кроме того, установка устройства в исходное состо ние дл  работы совмещена с началом предварительного просмотра старших разр дов чисел. Дл  схемы за вленного устройства врем  выполнени  операции сортировки гзу массива из п гл- разр дных чисел определ етс  выражением:

Гзу (Т1 + Tz) т П + Тн

(2)

где THO TI Г2 (по длительности).

Причем, в отличие от прототипа, младший разр д максимального числа выдаетс  уже во врем  действи  синхроимпульса ri m-ro такта, а его адрес - во врем  действи  синхроимпульса Тг m-ro такта. В схеме прототипа эти результаты выдаютс  одновременно , причем уже после (т+1)-го такта, на котором они получены, усложн ет выдачу результата при ограничении на число контактных площадок.

Из сравнени  выражений (1) и (2) определим выигрыш в быстродействии Дт:

Дг гпр - г3у (t + тг) (п -Ы) .

Способность за вленного устройства выполн ть этап операции сортировки за m тактов позвол ет организовать работу в конвейерном режиме с устройствами, осуществл ющими процесс обработки информации за врем , пропорциональное разр дности операндов.

За вленное устройство входит в состав блока скал рной обработки матриц матрич- но-алгебраической ЭВМ, разрабатываемой в Институте кибернетики АН УССР. Блок изготовл етс  по технологии микросборки. При этом примен етс  гибридный метод конструировани  и изготовлени  БИС с использованием универсальных вентильных матриц типа 18068П1 (КМОП).

Проведенный анализ известных устройств и схемы устройства прототипа позвол ет сделать вывод, что существенные отличительные признаки, а именно: втора  группа из п элементов ИЛИ и четыре группы из п элементов И кажда , а также их св зи с другими элементами устройства, отнесенные к отличительной части формулы изобретени , позволили придать за вленному устройству новое неизвестное свойство - совмещение начала поиска следующего по

рангу числа с исключением из просмотра уже найденного максимального числа, что обусловило достижение положительного эффекта. Вторым свойством, про вл емым за вленным объектом,  вл етс  выполнение устройством в одном полутакте функций анализа и прин ти  решени , а в другом полутакте функций исполнени  решени .

Т.о., за вленный объект про вл ет новое техническое свойство, не присущее известным объектам и прототипу, следовательно, за вленное техническое решение соответствует критерию Существенные отличи . На фиг. 1 изображено устройство дл  сортировки чисел; на фиг. 2 - блок упрэвлени .

Устройство содержит управл ющий 1 и информационные 2 входы, блок 3 управлени , его выходы 4, 5, 6, 7, 8, 9, регистры 10, группы элементов И 11, 12, группу элементов ИЛИ 13, группы триггеров 14,15, группы элементов И 16, 17, 18, группу элементов ИЛИ 19, адресные входы 20, элемент И-ИЛИ 21, триггер 22 задержки, информационный выход 23. Блок 3 управлени  содержит генератор 24 синхроимпульсов, элемент ИЛИ 25, триггер 26, элемент И 27, счетчик 28, элемент задержки 29.

Особенностью схемы устройства дл  сортировки чисел  вл етс  сн тие информации с m-разр дных кольцевых регистров 10 сдвига, которые построены на двойных триггерах RS-типа. Инверсный выход старшего разр да регистра 10 сдвига снимаетс  с инверсного выхода вспомогательного

триггера разр да, управл емого синхроимпульсом Т2 , а пр мой выход старшего разр да - с пр мого выхода основного триггера старшего разр да, управл емого синхроимпульсом Г1 .

Триггер 26 блока управлени  и триггер 22 задержки представл ют собой синхронизируемые однотактные D-триггеры, построенные на базе RS-триггера.

Триггеры 14, 15 первой и второй групп

асимметричные, с несинхронизируемой установкой в единичное состо ние и синхронизируемым сбросом в нулевое состо ние. Устройство выполн ет сортировку чисел , организованных в массив. Сравнение

чисел выполн етс  поразр дно, начина  со старших разр дов. В случае, если все числа в рассматриваемом разр де имеют единичное значение, если же все они имеют нулевое значение, то к продолжению просмотра

все числа наход тс  в равных услови х. В случае, если часть чисел в рассматриваемом разр де имеют единичное, а часть - нулевое значение, то, при рассмотрении следующего меньшего по весу разр да, имевша  нулевое значение часть чисел исключаетс .

Такт работы устройства определ етс  суммарной длительностью синхроимпульсов ri и Т2 . После каждого такта работы устройства состо ние старших разр дов регистров 10i-10n перепишетс  в их младшие разр ды. На место старших разр дов поступ т значени  цифр следующих разр дов , с весом на единицу меньшим, чем у предыдущего разр да. Дл  определени  одного максимального числа (один этап сортировки ) выполн ютс  m старших тактов работы устройства, т.е. сколько разр дов в числе и в регистре. Таким образом, дл  сортировки все х чисел массива необходимо nxm тактов работы устройства (п этапов сортировки ).

В исходном состо нии в регистры любым известным способом записываетс  массив сортируемых чисел (п т-разр дных чисел). После этого на вход блока 3 управлени  поступает единичный сигнал запуска 1. Длительность сигнала запуска 1 выбираетс  достаточной дл  установки триггера 26, триггеров 14, 15 первой и второй групп в единичное состо ние. Под действием этого сигнала производитс  запуск генератора 24 импульсов и сброс в начальное состо ние счетчика 28. Элементом И-ИЛИ 21 производитс  сравнение значений старших разр дов регистров 10 с единичным значением сигнала запуска, прошедшего через 1-е элементы ИЛИ 19i второй группы на первые входы 1-х элементов И элемента И-ИЛИ 21. Если хот  бы в одном регистре в старшем разр де записано единичное значение, то триггер 22 задержки установитс  в единичное состо ние.

В таком состо нии устройство готово к работе.

После окончани  действи  сигнала запуска 1, генератор 24 импульсов блока 3 управлени  начинает вырабатывать синхроимпульсы ri и Та . С пр мого выхода триггера 26 на первом входе элемента И 27 блока 3 управлени  будет поддерживатьс  единичное значение в течение времени выполнени  устройством операции сортировки чисел. В результате счетчик 28 будет считать единичные значени  синхроимпульсов т и через каждые m тактов работы устройства

выдавать единичный синхроимпульс тг , совпадающий с синхроимпульсом гч ,

Пусть в регистры 10i-10n сдвига записаны числа А {aia2...am}. В {bib2...bm}

C {C1C2 ..Cm}.

Рассмотрим работу устройства дл  сор- 5 тировки чисел. Допустим, что старшие разр ды ai, bi,.., ci равны единице, т.е. ai bi ... 01 1. Тогда перед начзлом работы устройства триггер 22 задержки будет находитьс  в единичном состо нии.

0 Начинаетс  первый этап сортировки чисел . Его результатом будет найденное максимальное число из массива. В момент действи  синхроимпульса г, 1-е элементы И 12i четвертой группы сформируют нулевые

5 сигналы и 1-е триггеры 14| второй группы останутс  в единичном состо нии, а с информационного выхода 23 сниметс  значение старшего разр да максимального числа, равного единице. Одновременно в

0 регистрах 10 информаци  сдвинетс  на

один разр д. Допустим, что разр ды 32, Ь2,

.... С2 равны нулю, т.е. 32 Ь2 ... С2 0. В

момент действи  синхроимпульса тг эле- мент И-ИЛИ 21 сформирует нулевой сигнал,

5 значение которого запишетс  в триггер 22 задержки. Закончен первый такт работы устройства .

В момент действи  синхроимпульса t второго такта i-e элементы И 12 четвертой

0 группы сформирует нулевые сигналы и 1-е триггеры 14| второй группы останутс  в единичном состо нии, а с информационного выхода сниметс  нулевое знзчение, соответствующее второму разр ду максималь5 ного числа. Одновременно в регистрах 10 информаци  сдвинетс  на один разр д.

Допустим, что j-e разр ды Ь,.., cj равны единице, т.е. bj ... cj 1, а разр д а 0. Тогда в момент действи  синхроимпульса

0 Т2 )-го такта работы устройства элемент

И-ИЛИ 21 сформирует единичный сигнал,

который запишетс  в триггер 22 задержки.

Во врем  действи  синхроимпульса

Ti j-ro такта элементы И четвертой

5 группы, соответствующие регистрам 102-1 On, сформируют нулевые сигналы и триггеры второй группы останутс  в единичном состо нии. Элемент И 12i четвертой группы, соответствующий первому регистру

0 id сформирует единичный сигнал, под действием которого первый триггер 14т второй группы сброситс  в нулевое состо ние. Сброс первого триггера 14i второй группы в нулевое состо ние говорит в данном случае

5 о том, что число, наход щеес  в первом регистре 10i  вл етс  меньшим по величине, нежели числа в других регистрах 102-10п, соответствующие которым триггеры 142-14п второй группы сохранили единичное состо ние . Нулевой сигнал с пр мого выхода триггера 14i второй группы, блокиру  вход первого элемента И элемента И-ЙЛИ 21, исключает из поиска максимального числа число, записанное в первом регистре 10i.

С информационного выхода 23 снимаетс  значение j-ro разр да максимального числа, равное единице. Информаци  в регистрах 10 сдвинетс  на один разр д.

Во врем  действи  синхроимпульса Г2 j-ro такта элемент И-ИЛИ 21 сформирует сигнал, соответствующий анализу (j+1)-x разр дов сортируемых чисел. Его значение будет записано в триггер 22 задержки. Число , блокированное в J-м такте, где j 1, 2,.... m, не участвует в сортировке до окончани  полного цикла сдвига в регистре 10, который определ етс  разр дностью числа и регистра т. Закончен j-й такт работы устройства.

В т-м такте работы устройства во врем  действи  синхроимпульса ri будет определен адрес максимального числа, а с информационного выхода 23 будет выдано значение младшего разр да максимального числа. Информаци  в регистрах 10 сдвинетс  на один разр д, и они будут готовы к второму этапу сортировки.

Во врем  действи  синхроимпульса Г2 m-ro такта с адресного выхода 20 будет считан адрес максимального числа первого этапа сортировки (инверсное значение адреса ). Одновременно счетчик 28 выдаст синхроимпульс TZ , совпадающий с Синхроимпульсом Га . Под действием синхроимпульса Г2 информаци  с пр мых выходов триггеров 14 второй группы будет прин та на входы установки в нуль триггеров 15 первой группы. При этом каждый триггер 15 первой группы установитс  в состо ние, противоположное состо нию соответствующего триггера 14 второй группы. После m первых сдвигов в регистрах 10v-10n в единичном состо нии будут оставатьс  триггеры 14 второй группы, в соответствующих регистрах 10 которых находитс  максимальное число дл  данного этапа сортировки.

Синхроимпульс тг , поступа  на инверсный вход 1-го элемента И 17, третьей группы блокирует прохождение сигнала с пр мого выхода 1-го триггера 15i первой группы. Т.е. производитс  отключение вли ни  момента возможного процесса переключени  i-ro триггера 15i первой группы в нулевое состо ние на работу схемы. Нулевой сигнал с выхода 1-го элемента И 17i третьей группы блокирует прохождение единичного сигнала с выхода i-ro триггера 14| второй группы через 1-й элемент И 18i п той группы.

В момент действи  синхроимпульса га m-ro такта элемент И-ИЛИ 21 сформирует сигнал, соответствующий предварительному анализу старших разр дов чисел, участвующих во втором этапе сортировки.

Триггеры 14| второй группы соответствующих чисел еще наход тс  в нулевом состо нии. Поэтому дл  участи  в предварительном просмотре старших разр дов соответствующих им чисел необходимо преобразование нулевого сигнала. Дл  этого пр мой выход 1-го триггера 14| второй группы соединен с инверсным входом 1-го элемента И 16i второй группы.

Если на пр мой вход 1-го элемента И 16i второй группы поступает синхроимпульс Т2 , то на первый вход 1-го элемента И элемента И-ИЛИ 21 поступает единичный сигнал дл  участи  в новом этапе сортировки.

Если же 1-й триггер 14| второй группы находитс  в данный момент в единичном состо нии , то с помощью 1-го элемента И 18i п той группы и 1-го элемента И 16i второй группы единичный сигнал блокируетс , а на

первый вход i-ro элемента И элемента И- ИЛИ 21 подаетс  нулевой сигнал. То есть производитс  исключение вли ни  уже выбранных в пройденных этапах сортировки чисел на последующие этапы сортировки

оставшегос  массива.

Закончен первый этап сортировки. Начинаетс  второй этап сортировки чисел, соответствующий ранее описанной процедуре , т.е. поиск меньшего по рангу максимального числа.

В момент действи  синхроимпульса Ti первого такта элементы И 12 четвертой группы сформируют сигналы, соответствующие результату сравнени  старших разр дов чисел, участвующих во втором этапе сортировки. Одновременно, под действием синхроимпульса TI , совпадающего с синхроимпульсом п , будет производитьс  установка в единицу триггеров 14 второй группы дл  чисел, продолжающих сортировку в начавшемс  этапе. При этом сигнал, сформированный элементом И 12 второй группы обладает большим приоритетом, по сравнению с единичным сигналом о восстановлении состо ни  триггера 14 второй группы, снимаемого с пр мого выхода соответствующего триггера 15 первой группы (так как нет необходимости устанавливать триггер в единичное состо ние, если уже пришел сигнал на его обнуление в новом этапе сортировки ). Дл  этого выход 1-го элемента И 12| четвертой группы соединен с инверсным входом 1-го элемента И 11| первой группы и

с входом установки в нуль 1-го триггера 14i второй группы.

Если 1-й элемент И 12| четвертой группы сформирует нулевой сигнал, то, под действием синхроимпульса т (это задержанный на полтакта синхроимпульс Т2) и единичного сигнала с выхода соответствующего 1-го триггера 15i первой группы произойдет восстановление единичного состо ни  1-го триггера 14| второй группы.

Дл  исключени  чисел из процесса сортировки достаточно обнулени  соответствующего триггера 15 первой группы, которое производитс  в конце каждого этапа сортировки . Нулевой сигнал блокировки с выхода этого обнуленного триггера 15 первой группы с помощью соответствующих элемента И 12 четвертой группы и элемента И 18 п той группы производитс  отключение числа из сортируемого массива на все последующие этапы сортировки. При этом не требуетс  дополнительно обнул ть соответствующий максимальному числу этапа триггер 14| второй группы, наход щийс  в единичном состо нии , т.к. исключено его дальнейшее вли ние на работу схемы.

Аналогичные действи  выполн ютс  на каждом этапе сортировки. Нулевое состо ние триггера 14 второй группы говорит о том, что содержимое соответствующего ему регистра 10 исключено из текущего этапа сортировки (т тактов сдвига), и что данное число будет участвовать в следующем этапе сортировки. Нулевое состо ние триггера 15 первой группы соответствует запрещению участи  числа во всех последующих этапах сортировки. Процедура очередного этапа сортировки соответствует ранее описанным действи м, т.е. в течение очередных m тактов сдвига с информационного выхода 23 устройства последовательно будет поступать разр д за разр дом следующее число из сортируемого массива (меньшее по рангу максимальное число), а по окончании каждого m-го сдвига - на адресный выход 20 устройства поступит адрес этого числа. Причем адрес инвертированный, т.е. его указывают нулевые значени  сигналов с адресного выхода 20 устройства.

Claims (2)

1. В результате работы устройства дл  сортировки чисел с информационного выхода 23 устройства будут последовательно выданы отсортированные числа из массива, начина  с большего по рангу максимального числа и конча  меньшим по рангу числом из массива. На адресных выходах 20 устройства будут через каждые m тактов работы устройства (в конце каждого этапа сортировки ) выдаватьс  адреса максимальных чисел , соответствующих по рангу номеру рассматриваемого этапа сортировки. Формула изобретени  1. Устройство дл  сортировки чисел, со- 5 держащее блок управлени , элемент И- ИЛИ, п регистров сдвига, где п - количество сортируемых чисел, первую и вторую группы из п триггеров, первую группу из п элементов И, первую группу из п элементов

   0 ИЛИ и триггер задержки, причем информационные входы регистров сдвига  вл ютс  информационными входами устройства, вход начальной установки устройства соединен с входом запуска блока управлений,

   5 первый и второй выходы которого соединены с входами управлени  сдвигом всех регистров сдвига, третий выход блока управлени  соединен с первыми пр мыми входами всех элементов И первой группы,

   0 четвертый выход - с первыми входами всех элементов ИЛИ первой группы, п тый выход-с входами синхронизации всех триггеров первой группы, шестой выход - с входом синхронизации триггера задержки,

   5 пр мой выход старшего разр да 1-го регистра сдвига (1 1,2, ..., п) соединен с первым входом 1-го элемента И, элемента И-НЕ, второй вход которого подключен к i-му адресному выходу устройства, выход 1-го

   0 элемента И первой группы соединен с вторым входом 1-го элемента ИЛИ первой группы , выход которого соединен с входом установки в единичное состо ние 1-го триггера второй группы, выход которого соеди5 нен с входом установки в нулевое состо ние 1-го триггера первой группы, отличающеес  тем, что, с целью повышени  быстродействи , в него введены втора  группа из п элементов ИЛИ и четыре группы из п

   0 элементов И кажда , причем второй выход блока управлени  соединен с входами синхронизации всех триггеров второй группы, четвертый выход - с первыми входами всех элементов ИЛИ второй группы, п тый выход

   5 - с пр мыми входами всех элементов И второй группы и с инверсными входами всех элементов И третьей группы, инверсный выход старшего разр да 1-го регистра сдвига соединен с первым входом 1-го элемента И

   0 четвертой группы, выход которого соединен с инверсным входом 1-го элемента И первой группы и с входом установки в нулевое состо ние 1-го триггера второй группы, выход которого соединен с первым входом 1-го эле5 мента И п той группы и с инверсным входом 1-го элемента И второй группы, выход которого соединен с вторым входом 1-го элемента ИЛИ второй группы, выход которого  вл етс  1-м адресным выходом устройства, выход 1-го элемента ИЛИ первой группы соединен с входом установки в единичное состо ние 1-го триггера первой группы, выход которого соединен с пр мым входом 1-го элемента И третьей группы, выход которого соединен с вторыми пр мыми входами 1-х элементов И первой, четвертой и п той групп, выход 1-го элемента И п той группы соединен с третьим входом 1-го элемента ИЛИ второй группы, выход элемента И-ИЛИ соединен с информационным входом триггера задержки, выход которого соединен с третьими входами всех элементов И четвертой группы и  вл етс  информационным выходом устройства.
2. 2. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что блок управлени  содержит генератор импульсов, триггер, счетчик, элементы И и ИЛИ и элемент задержки, причем

   вход запуска блока управлени  соединен с его четвертым выходом, с первым входом элемента ИЛИ, входом запуска генератора импульсов, входом установки в нулевое состо ние счетчика, информационным входом и входом синхронизации триггера, выход которого соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, выход переполнени 

   которого  вл етс  третьим выходом блока управлени  и соединен с входом элемента задержки, выход которого  вл етс  п тым выходом блока управлени , первый и второй выходы генератора импульсов соединены с вторыми входами соответственно элементов ИЛИ и И и  вл етс  соответственно первым и вторым выходами блока управлени , выход элемента ИЛИ  вл етс  шестым выходом блока управлени .

   (ход yuiycKet.

   гедооеелчор имщлбсоъ

   myOi

   игге,

   ,элемент.

   эле/wcwm, И ълдернки,

   Фие.2.

   элемент,

   МАИ