RU1774377C - Ассоциативное запоминающее устройство - Google Patents

Ассоциативное запоминающее устройство

Info

Publication number
RU1774377C
RU1774377C SU904791446A SU4791446A RU1774377C RU 1774377 C RU1774377 C RU 1774377C SU 904791446 A SU904791446 A SU 904791446A SU 4791446 A SU4791446 A SU 4791446A RU 1774377 C RU1774377 C RU 1774377C
Authority
RU
Russia
Prior art keywords
inputs
blocks
sorting
outputs
except
Prior art date
Application number
SU904791446A
Other languages
English (en)
Inventor
Сергей Жанович Кишенский
Александр Яковлевич Крекер
Александр Леонидович Кузьмин
Ольга Юрьевна Христенко
Original Assignee
Московский Институт Инженеров Гражданской Авиации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Институт Инженеров Гражданской Авиации filed Critical Московский Институт Инженеров Гражданской Авиации
Priority to SU904791446A priority Critical patent/RU1774377C/ru
Application granted granted Critical
Publication of RU1774377C publication Critical patent/RU1774377C/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах контрол  и автоматического управлени  при анализе статистики различных параметров. Целью изобретени   вл етс  повышение быстродействи  устройства . Поставленна  цель достигаетс  тем, что оно содержит группы блоков 3 сортировки и блоки 4 вычитани  с соответствующими св з ми, Эги признаки позвол ют решать различные задачи разбиени  по множеству признаков: определение минимума и максимума, разбиение на классы и т.д. Св зи между блоками устройства обеспечивают параллельное выполнение всех этих задач. 1 з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах контрол  и автоматического управлени  при анализе статистики различных параметров.
Известно ассоциативное запоминающее устройство, содержащее регистр опроса , последовательно соединенные информационные регистры, цифровые блоки сравнени , цифроаналоговые преобразователи , селекторы, аналоговые блоки соавнени  и индикаторы.
Недостатками известного устройства  вл ютс  ограниченное число критериев поиска .
Наиболее близким по технической сущности к за вл емому  вл етс  ассоциативное запоминающее устройство, содержащее регистр опроса, информационные регистры, аналого-цифровые преобразователи , блоки сравнени  и индикаторы, цифроаналоговый преобразовзшль. ключи,
пороговый элемент, сумматор, блок сравнени  и элементы И.
Недостатком известного устройства  вл етс  узость функциональных возможностей за счет ограниченного числа критериев поиска, и низкое быстродействие зг счет последовательного анализа по различным критери м поиска.
Целью изобретени   вл етс  повышение быстродействи  устройства.
Поставленна  цель достигаетс  тем, что в ассоциативное запоминающее устройство , содержащее информационные регистры ,группуцифроаналоговых преобразователей, регистр опроса, цифроа- .калоговый преобразователь, блоки сравнени , выходы которых  вл ютс  выходами устройства, первые входы блоков сравнени  соединены с выходом цифроанапогооо- го преобразовател , входы которого соединены с выходами регистра опроса, входы которого  вл ютс  входами опроса устройства, входы цифроаналоговых преобсл
XI N
СО XI
XI
разователей группы соединены с соответствующими выходами информационных регистров , входы которых  вл ютс  информационными входами устройства, сведены группы блоков сортировки и блоки вычитани , выходы которых соединены с вторыми входами соответствующих блоков сравнени , первый вход первого блока вычитани  соединен с первым выходом первого блока сортировки предпоследней группы, первые входы блоков вычитани , кроме первого, соединены с соответствующими первыми и вторыми выходами блоков сортировки последней группы, вторые входы каждого блока вычитани , кроме послед- него, соединены с первыми входами последующих блоков вычитани , а второй вход последнего блока вычитани  соединен с вторым выходом последнего блока сортировки предпоследней группы, первые и вторые входы блоков сортировки первой группы соединены с выходами соответствующих цифроаналоговых преобразователей, первые выходы блоков сортировки, кроме первых, нечетных групп соединены с вторыми входами соответствующих блоков сортировки последующих четных групп, а первые выходы первых блоков сортировки нечетных групп, кроме предпоследней, соединены с первыми входами пердых блоков сортировки последующих нечетных групп, вторые выходы блоков сортировки, кроме последнего, нечетных групп, соединены с первыми входами соответствующих блоков сортировки последующих четных групп, а вторые выходы последних блоков сортировки нечетных групп, кроме предпоследней, соединены с вторыми входами последующих блоков сортировки последующих нечетных групп, первые входы блоков сортировки, кроме первых, нечетных групп, кроме первой, соединены с вторыми выходами соответствующих блоков сортировки предыдущих четных групп, а вторые входы блоков сортировки, кроме последних, нечетных групп, кроме первой, соединены с первыми выходами соответствующих блоков сортировки предыдущих четных групп. Кроме того, каждый блог сортировки содержит элемент сравнени , четыре ключевых элемента и инвертор, причем вход инвертора соединен с управл ющими входами первого и второго ключевых элементов и выходом элемента сравнени , первый и второй входы которого  вл ютс  первым и вторым входами блока сортировки соответственно , и соединены с информационными входами первого и второго ключевых элементов соответственно, и третьего и четвертого ключевых элементов соответственно , управл ющие входы которых соединены с выходами инвертора, выходы первого и четвертого ключевых элементов соединены и  вл ютс  первым выходом блока сортировки , выходы второго и третьего ключевых элементов соединены и  вл ютс  вторым выходом блока сортировки.
На фиг, 1 приведена структурна  схема ассоциативного запоминающего устройст0 ва; на фиг. 2 - структурна  схема последовательного соединени  нечетной и четной групп блоков сортировки; на фиг. 3 - структурна  схема блока сортировки.
Ассоциативное запоминающее устрой5 ство содержит группу 1 информационных регистров, rpynny2i-2x цифро-аналоговых преобразователей, последовательно соединенные группы 3-|-Зк блоков сортировки, группу 4-Нк-1 блоков вычитани , группу 5i0 5к-1 блоков сравнени , регистр 6 опроса, цифроаналоговый преобразователь 7, вход О регистра опроса, выходы 9ц-9к1 аналого- цифровых преобразователей группы, выходы 9jj+i - 9к,|-и блоков сравнени  i-й группы,
5 ,K.
Нечетна  группа блоков сравнени  (фиг.
2) содержит (321+1) К/2 блоков сортировки,
четна  (ЗаО - (К/2) - 1 блоков сортировки 10.
Блок сортировки (фиг. 3) содержит эле0 мент 11 сравнени , ключевые элементы 12i- 124 с первого по четвертый, инвертор 13.
Устройство позвол ет разбить все множество признаков на классы, то есть, произвести классификацию признаков.
5 Различными признаками /классами/ считаем те их совокупности, которые внутри каждого класса отличаютс  по значению на некоторую величину, не превышающую заданное заранее значение, задаваемое при0 знаком опроса. К различным классам принадлежат те совокупности признаков, ближайшие из которых отличаютс  по значению на величину, большую заданной. Так, если имеютс  признаки, значени  которых
5 равны, например, 5, 11, 8, 7, 14, 13, а признак опроса равен 3, то обща  совокупность признаков разбиваетс  на два класса: а/ 5, 7 и 8 и б/ 11, 13 и 14, Внутри каждого класса соседние признаки отличаютс  на величину,
О меньше признака опроса, а между классами - на величину, большую чем признак опроса.
Устройство работает следующим образом .
5 Начальное состо ние устройства-регистры 1 и 6 в нулевом состо нии, сигналов с блоков сравнени  нет. Цепи установки в нз- чальное состо ние не показаны.
Работа устройства начинаетс  с записи в регистры 1 значений признаков и значени  признака опроса в регистр 6. В цифро- аналоговых преобразовател х эти значени  преобразуютс  в соответствующие аналоговые величины. Аналоговые значени  признаков поступают на последовательно соединенные группы блоков сортировки 3, состо щие из блоков сортировки 10. Блок сортировки 10 работает следующим образом: на его входы поступают два значени  признаков. Схема сравнени  11 формирует на выходе сигнал в случае, когда значение признака на входе 9i больше значени  признака на входе 9. Этот сигнал  вл етс  разрешающим дл  ключевых элементов 12i и 12а, он открывает их, и значени  признаков с первого и второго выходов блока 10 поступают соответственно на его первый и второй выходы. Если же значени  признаков равны, либо значение признака на втором входе больше, схема 11 не выдает единичного сигнала; в этом случае он формируетс  на выходе элемента НЕ /инвертора/ и открывает ключевые элементы 12з и 134,зна- чение признака с первого входа коммутируетс  на второй выходи наоборот. Таким образом, в блоке сортировки больший по значению сигнал коммутируетс  на первый выход, а меньший - на второй.
За смет К ступеней упор дочени  /К групп блоков сравнени / при любом расположении значений признаков на выходе К-й группы блоков сортировки Зк значени  признаков будут упор дочены: на первом выходе Эч.к-и максимальное значение признака, на выходе Эк.кп минимальное значение признака. Соединение четных и нечетных групп блоков сортировки /фиг. 2/ обеспечивает участие всех признаков в процессе упор дочени .
Упор доченные значени  признаков поступают на блоки 4 вычитани , причем на вход уменьшаемого каждого блока 4 поступает большее значение признака, а на вход вычитаемого - меньшее значение признака. С блоков 4 формируютс  значени  разностей смежных /после упор дочени / признаков. Эти разности поступают в устройства 5 - блоки сравнени , которые осуществл ют сравнение этих разностей со значением признака опроса. Блоки 5 выдают сигналы на выходах в случае, когда признак опроса меньше соответствующей разности. Таким образом,сигналы с блоков сравнени  5  вл ютс  раздел ющими дл  различных классов признаков.
Пусть имеетс  значений признаков, которые на выходе последнего, восьмого блока 3 упор дочены по значени м ; пусть эти значени  равны, например, 8, 5, 4, 4, 3, 2, 1 и 1. Соответствующие значени  разностей , например, при пороге - опросе признака , равном 1,5, равны: 3, 1, 0, 1, 1, 1, 0. Таким образом, значени  признаков распадаютс  на два класса - первый признак и
второй-восьмой признаки; при этом сработает первый блок сравнени  5, фиксирующий этот факт.
Исходное расположение каждого признака в регистрах 1 определ етс  однознач0 но при анализе сигналов, например, с инверторов 13 блоков 10 сортировки. Анализиру - последовательность сработавших /или нет/ инверторов, начина  от некоторого выбранного по желанию выходного сиг5 нала, использу  знание принципа сортировки пар признаков блоками сортировки , однозначно дл  любого случа  можно достичь соответствующего выбранному признаку информационного регистра 1, и,
0 таким образом, определить, расположение заданного признака в совокупности классов и упор доченных значений.
Таким образом, устройство позвол ет решать различные задачи разбиени  мно5 жества признаков: определение максимума и минимума среди значений признаков, определение признаков, имеющих минимальное и максимальное значение, разбиение множества признаков на классы, определе0 ние наличи  максимального и минимального среди значений признаков, отличающихс  от остальных на величину, превышающую заданное значение опроса. Причем решение этих задач проивоздитс 
5 устройством одновременно, что повышает его быстродействие в сравнении с известными устройствами.

Claims (2)

1. Ассоциативное запоминающее уст0 ройство, содержащее информационные регистры , группу цифроаналоговых преобразователей, регистр опроса, цифроа- налоговый преобразователь, блоки сравнени , выходы которых  вл ютс  выходами
5 устройства, первые входы блоков сравнени  соединены с выходом цифроаналогово- го преобразовател , входы которого соединены с выходами регистра опроса, входы которого  вл ютс  входами опроса
0 устройства, входы цифроаналоговых преобразователей группы соединены с соответствующими выходами информационных регистров, входы которых  вл ютс  информационными входами устройства, от л и ч а5 ю щ е е с   тем, что, с целью повышени  быстродействи  устройства, оно содержит группы блоков сортировки и блоки вычитани , выходы которых соединены с вторыми входами соответствующих блоков сравнени , первый вход первого блока вычитани 
соединен с первым выходом первого блока сортировки предпоследней группы, первые входы блоков вычитани , кроме первого, соединены с соответствующими первыми и вторыми выходами блоков сортировки по- следной группы, вторые входы каждого блока вычитани , кроме последнего, соединены с первыми входами последующих блоков вычитани , а второй вход последнего блока вычитани  соединен с вторым выходом последнего блока сортировки предпоследней группы, первые и вторые входы блоков сортировки первой группы соединены с выходами соответствующих цифроаналоговых преобразователей группы, первые выходы блоков сортировки, кроме первых, нечетных групп соединены с вторыми входами соответствующих блоков сортировки последующих четных групп, а первые выходы первых блоков сортировки нечетных групп, кроме предпоследней, соединены с первыми входами первых блоков сортировки последующих нечетных групп, вторые выходы блоков сортировки, кроме последнего, нечетных групп, соединены с первыми входами соответствующих блоков сортировки последующих четных групп, а вторые выходы последних блоков сортировки нечетных.групп, кроме предпоследней, соединены с вторыми входами последних
блоков сортировки последующих нечетных групп, первые о ходы блоков сортировки, кроме первых, нечетных групп, кроме первой , соединены с вторыми выходами соответствующих блоков сортировки предыдущих четных групп, а вторые входы блоков сортир.овки, кроме последних, нечетных групп, кроме первой, соединены с первыми выходами соответствующих блоков сортировки предыдущих четных групп.
2. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что каждый блок сортировки содержит элемент сравнени , четыре ключевых элемента, инвертор, вход которого соединен с управл ющими входами первого и второго ключевых элементов и выходами элемента сравнени , первый и второй входы которого  вл ютс  первым и вторым входами блока сортировки соответственно и соединены с информационными входами первого и второго ключевых элементов соответственно и третьего и четвертого ключе- вых элементов соответственно, управл ющие входы которых соединены с выходом инвертора, выходы первого и четвертого ключевых элементов соединены и  вл ютс  первым выходом блока сортировки , выходы второго и третьего ключевых элементов соединены и  вл ютс  вторым выходом блока сортировки.
Ј
,
/,
К.
У 1,21
:-f-f
F.I .. i..-i 31.гШ - . Т
%rm
QV.2
SU904791446A 1990-02-13 1990-02-13 Ассоциативное запоминающее устройство RU1774377C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904791446A RU1774377C (ru) 1990-02-13 1990-02-13 Ассоциативное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904791446A RU1774377C (ru) 1990-02-13 1990-02-13 Ассоциативное запоминающее устройство

Publications (1)

Publication Number Publication Date
RU1774377C true RU1774377C (ru) 1992-11-07

Family

ID=21496238

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904791446A RU1774377C (ru) 1990-02-13 1990-02-13 Ассоциативное запоминающее устройство

Country Status (1)

Country Link
RU (1) RU1774377C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Kb 277857, кл. G 11 С 15/00, 1970. Авторское свидетельство СССР Kb 1062792, кл. G 11 С 15/00, 1983 /прототип/.. *

Similar Documents

Publication Publication Date Title
US4498174A (en) Parallel cyclic redundancy checking circuit
RU1774377C (ru) Ассоциативное запоминающее устройство
SU1624439A1 (ru) Устройство дл определени среднего из @ -чисел
SU1658167A1 (ru) Устройство дл перебора сочетаний
SU1361722A1 (ru) Преобразователь кодов
SU471581A1 (ru) Устройство синхронизации
SU826339A1 (ru) Устройство дл сортировки чисел
RU213104U1 (ru) Компаратор двоичных чисел в последовательном коде
RU1781680C (ru) Устройство дл сортировки чисел
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU911510A1 (ru) Устройство дл определени максимального числа
SU960797A1 (ru) Устройство дл сравнени чисел
SU1552171A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU1383334A1 (ru) Устройство дл выбора экстремального из @ @ -разр дных двоичных чисел
SU1120410A1 (ru) Ассоциативное запоминающее устройство
SU1594559A1 (ru) Устройство распределени задач по процессорам
SU1037246A1 (ru) Устройство дл сортировки чисел
SU1166105A1 (ru) Устройство дл вычислени суммы квадратов двух числоимпульсных величин
SU1441384A1 (ru) Устройство сортировки чисел
SU943707A1 (ru) Устройство дл сортировки чисел
SU1497744A1 (ru) Счетчик импульсов
SU964981A1 (ru) Способ аналого-цифрового преобразовани и устройство дл его осуществлени
SU1285472A1 (ru) Устройство дл выбора групповых за вок в вычислительной системе
SU902073A1 (ru) Ассоциативное запоминающее устройство
SU1112362A1 (ru) Устройство дл сортировки чисел