SU902073A1 - Ассоциативное запоминающее устройство - Google Patents

Description

(54) АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к запоминающим устройствам и может быть использовано при р ёшении задач, св занных с определением окрестностей экстремальных точек, например , при цифровой обработке радиолокационной информации.

Известное ассоциативное запоминающее устройство с параллельной обработкой разр дов содержит матрицу запоминающих  чеек, кажда  из которых состоит из триггера и логических схем 1.

Недостатки данного устройства - отсутствие возможности ограничени  окрестности экстремальных признаков и больщие аппаратурные затраты.

Наиболее близким к предлагаемому  вл етс  ассоциативное запоминающее устройство с последовательной обработкой разр дов , содержащее регистры признаков, детекторный регистр, регистр маски, схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, ИЛИ-НЕ, И-НЕ по числу регистров признаков и схему И, причем выходы регистров признаков подключены к первым входам соответствующих схем ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входам триггеров регистра маски, вторые входы схем ИСКЛЮЧАЮЩЕЕ ИЛИ соединены

с инверсным входом разр дов опращиваемого признака, а выходы подключены к первым входам схем ИЛИ-НЕ и первым входам схем И-НЕ, вторые входы схем ИЛИ-НЕ соединены со входом разр дов маски, а выходы подключены к первым входам триггеров детекторного регистра, вторые входы которых  вл ютс  входами синхронизации, а третьи - входами начальной установки; выходы триггеров детекторного регистра подключены ко вторым входам схем И-НЕ и вторым входам триггеров регистра маски, выходы схем И-НЕ подключены ко входам схемы И 2.

Недостатки известного устройства - отсутствие возможности ограничени  окрестности экстремального признака и низкое быстродействие вследствие того, что определение каждого признака выполн етс  за два цикла поиска.

Цель изобретени  - повыщение быстродействи  устройства, а также реализаци  поиска множества признаков, вход щих в фиксированную окрестность экстремального признака, заданную ее длиной.

Поставленна  цель достигаетс  тем, что в ассоциативное запоминающее устройство. содержащее регистры признаков, элементы НЕРАВНОЗНАЧНОСТЬ , триггеры, элементы ИЛИ НЕ, элементы И-НЕ и элемент И,причем выходы регистров признаков подключены соответственно к первым входам элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых соединены с первыми входами соответствующих элементов ИЛИ-НЕ и элементов И-НЕ, вторые входы элементов ИЛИ-НЕ подключены к выходу элемента И, входы которого соединены соответственно с выходами элементов И-НЕ, вторые входы которых подключены соответственно к выходам триггеров, первые входы которых соединены с выходами соотйетствующих элементов ИЛИ-НЕ, вторые входы элементов НЕРАВНОЗНАЧНОСТЬ и триггеров  вл ютс  установочными входами, а третьи входы триггеров - входами синхронизации устройства, введены коммутаторы, блоки логического анализа, группу элементов И, элемент ИЛИ и регистр сдвига, причем -выходы элементов И группы подключены соответственно ко входам элемента ИЛИ, выход которого соединён -с первыми входами коммутаторов, вторые входы которых подключены к выходам соответствующих регистров признаков и первым входам элементов И группы соответственно, вторые входы которых соединены с выходами соответствующих триггеров, первые и вторые информационные входы блоков логического анализа подключены к выходам соответствующих коммутаторов, а третьи информационные входы соединены с выходом регистра сдвига, третьи входы коммутаторов и выходы блоков логического анализа  вл ютс  соответственно управл ющими входами и выходами устройства. При этом блок логического анализа содержит триггеры, элементы И, НЕ и ИЛИ, причем выходы первого и второго элементов И подключены соответственно к первым входам первого триггера и первого элемента ИЛИ, выход которого соединен со вторым входом первого триггера, выходы элементов И с третьего по восьмой подключены соответственно ко входам второго элемента ИЛИ, выход которого соединен с первым входом второго триггера, второй вход которого подключен ко второму входу первого элемента ИЛИ, инверсный выход второго триггера соединен с первыми входами первого и второго элементов И, пр мой выход первого триггера подключен к первым входам третьего , четвертого и п того элементов И, а инверсный выход - к первым входам щестого , седьмого и восьмого элементов И, выход первого элемента НЕ соединен со вторыми входами первого, третьего и п того элементов И, а вход - со вторыми входами второго , щестого и седьмого элементов И, второй вход четвертого и третьи входы первого и п того элементов И подключены ко входу второго элемента НЕ, выход которого соединён с третьими входами второго и щестого элементов И и вторым входом восьмого элемента И, четвертый вход первого элемента И и третьи входы третьего и четвертого элементов И подключены к выходу третьего элемента НЕ, вход которого соединен с четвертым входом второго элемента И и третьими входами седьмого и восьмого элементов И, входы первого, второго и третьего элементов НЕ  вл ютс  соответствующими информационными входами, второй вход второго триггера - установочным входом, третьи входы триггеров - входом синхронизации , а инверсный выход первого триггера  вл етс  выходом блока логического анализа . На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2 блок логического анализа; на фиг. 3 - граф состо ний блока логического анализа. Устройство содержит (фиг. 1) регистры 1 признаков, выполненные в виде регистров сдвига, элементы НЕРАВНОЗНАЧНОСТЬ 2, элементы ИЛИ-НЕ 3, триггеры 4, элементы И-НЕ 5, элемент И 6, группу элементов И 7, элемент ИЛИ 8, коммутаторы 9, регистр 10 сдвига, предназначенный дл  задани  длины окрестности экстремального признака, блоки 11 логического анализа, а также выходы 12, установочные входы 13 и 14, входы 15 синхронизации и управл ющие входы 16 устройства информационные 17 и управл ющие 18 входы регистров 1, первый 19, второй 20 и третий 21 информационные входы блока логического анализа. При этом блок 11 логического анализа содержит (фиг. 2) первый 22 и второй 23 триггеры, первый 24, второй 25 и третий 26 элементы НЕ, первый - восьмой элементы И 27-34 и первый 35 и второй 36 элементы ИЛИ. Граф (фиг. 3) отражает состо ние j блока 11 и сигналы Ci-С 6 перехода из одного состо ни  в другое. Устройство работает следующим образом . Каждый блок 11 формирует значение логического услови  вхождени  признака в заданную окрестность экстремального признака L, - LZ + К 0 , гдеЬ х-, - В случае поиска признаков, вход щих в окрестность мак2 , х,симального признака; Lj LZ X ; дл  поиска признаков, вход щих в окрестность минимального признака; х-| -значение i-ro признака; значение максимального (минимального ) признака; К - заданна  длина окрестности экстремального признака. Пусть L), Ly, К - т-разр дные двоичные числа: L, Inl.zli il|ii2il3...ig...iim| L2 lzil22lzJ---l2j...l2m,

К KiKz-.-Kj-.-Km. где 1 у , 1 fj, Kj - двоичные разр ды

j - номер разр да.

Обозначим через число, получающеес  из А путем отбрасывани  всех младших разр дов, начина  с (j + 1)-го разр да. Тог да, если

L, - u -f К А:

1 ij - 1JJ + К) Hj, то

L,j - U, + или в итерационной форме

,+ aj; j 1,2,3,...,m; A, at Анализ услови  выполн етс  в виде определенного числа итераций. На каждом J-OM шаге определ етс  коррекцией , в зависимости от значени  aj, при этом (ajS О, ± 1, ±2). При этом определ етс  лишь семь возможных значений А: О, ±1, ±2, ±3.

Если (-2, -3, то делаетс  окончательный вывод о невыполнении услови  А 0 и анализ последующих разр дов чисел х,,Хтахили И К блокируетс ; если Ajj {1,2, то устанавливаетс , что А 0; при е о, 11 анализ последующих разр дов продолжаетс . Так как А А, то при А О, ±1, ±2, +3 выполн етс  m итераций, т. е. ,аиализу подвергаютс  все разр ды чисел , содержащихс  в регистрах 1 (фиг. 1).

Рассмотрим работу устройства на примере поиска множества признаков, вход щих в окрестность максимального признака,

Перед началом работы все триггеры 4 (фиг. 1) устанавливают в единичное состо ние по входам 14, на вход 13 подаютс  нулевые сигналы, что соответствует установке всех разр дов сравниваемого признака в единичное состо ние. Сравнение разр дов признаков , хран щихс  в регистрах 1, ведут последовательно , начина  со старших, с помощью элементов НЕРАВНОЗНАЧНОСТЬ 2 Первое встретившеес  неравенство фиксируетс  нулевым сигналом на выходе соответствующего элемента НЕРАВНОЗНАЧНОСТЬ 2, который через элемент ИЛИ-НЕ 3 устанавливает триггер 4 в нулевое состо ние , причем анализ последующих разр дов соответствующего признака блокируетс . Когда некоторый разр д всех признаков содержит нуль, то все триггеры 4 наход тс  в нулевом состо нии и поиск единицы в признаках пропускаетс , так как в этом случае на выходе элемента И 6 устанавливаетс  единичный сигнал, поступающий на входы всех элементов ИЛИ-НЕ 3.

Наличие единичного сигнала на выходе i-ro триггера 4 после анализа j-ro разр да указывает на то, что i-ый признак соответствует максимальному с точностью до j-ro разр да, а после анализа всех разр дов - на максимальный признак.

Последовательно определ емые разр ды максимального признака х поступают

через элементы И 7 и элемент ИЛИ 8 на первые входы коммутаторов 9, на вторые входы которых подаютс  значени  разр дов соответствующих признаков с выходов регистров 1. В случае определени  признаков, вход щих в окрестность максимального признака , сигнал на управл ющих входах 16 равен единице и коммутаторы 9 обеспечивают выдачу на входах 19 блоков 11 значений разр дов X;; ,-а на входах 20 - значений x uxjНа входы 21 блоков 11 подаютс  последовательно с выхода регистра 10 сдвига значени  разр дов Kj длины окрестности максимального признака.

. В каждом блоке 11 дл  каждого j -го разр да определ етс  число , фиксируемое в виде определенного состо ни  ai - а4 (фиг. 3). Значение 0 фиксируетс  в виде начального состо ни  ai, -IB виде состо ни  аз. При ,2 блок 11 (фиг. 2) переходит в конечное состо ние аг (фиг. 3), при ,-3 - в конечное состо ние а (фиг. 3).

Каждое состо ние блока 11 кодируетс  определенным набором состо ний триггеров 22 и 23 (фиг. 2); состо ние а (фиг. 3) кодируетс  набором (О, 0), а2 - набором (О, 1 aj - набором (1,0) и а4 - набором (1, 1).

Если блок 11 (фиг. 2) находитс  в состо нии ai (фиг. 3), то при поступлении на входы 19, 20 и 21 (фиг. 2) любого набора сигналов из множества Ci |(0, О, 0); (О, 1, ,1); (1, 1,0) (фиг. 3) состо ние at не мен етс , при поступлении сигналов С+ (О, 1, ,0)} переходит в промежуточное состо ние аз, которое сохран етс  при поступлении любого набора сигналов из множества Сд (0,0, 1); (1,0,0); (1, 1, 1)} . Из состо ни  аз блок 11 (фиг. 2) переходит в начальное состо ние ai (фиг. 3) под действием сигиалов Cj (1,0, 1). Любой набор сигналов из множества Се Ci и С+ переводит блок 11 (фиг. 2) из состо ни  аз (фиг. 3) в конечное состо ние а .„ в котором он не реагирует на сигналы на входах 19, 20 и 21 (фиг. 2) Под действием любого набора сигналов из множества Cs CjLCj (фиг. 3) блок И (фиг. 2) переходит в конечное состо ние а (фиг. 3).

Таким образом, после анализа всех разр дов признаков триггеры 22 и 23 (фиг. 2) наход тс  соответственно в нулевом и единичном состо них, если единичном и нулевом состо ни х, если А -1, в нулевых состо ни х, если А О и единичных, если А -1. Отсюда следует, что нулевое состо ние триггера 22  вл етс  признаком выполнени  услови  . Это свидетельствует о том, что соответствующий признак х; входит в окрестность максимального признака х„, заданную длиной К. Вы вление всех признаков, вход щих в заданную окрестность , осуществл етс  параллельно за один цикл поиска, состо щий из последователь7

ного анализа всех разр дов чисел, хран щихс  в регистрах 1.

При поиске признаков, вход щих в окрестность минимального признака, устройство работает аналогично, но при этом на вход 13 (фиг. 1) подаютс  единичные сигналы , что соответствует установке всех разр дов сравниваемого признака в нулевое состо ние . На входы 16 при этом подаютс  нулевые сигналы и коммутаторы 9 обеспечивают выдачу на входах 19 блоков 11 значений разр дов , а на входах 20 - значеНИИ Xjj . После анализа всех разр дов признаков нулевые сигналы на выходах 12 (фиг. 1 и 2) указывают на то, что соответствующие признаки вход т в окрестность минимальното признака.

Технико-экономические преимущества предлагаемого устройства заключаютс  в реализации выполн емого за один цикл поиска множества признаков, вход щих в фиксированную по длине окрестность экстремального признака, и в повыщении быстродейстВИЯ по сравнению с известным устройством.

Claims (2)

1. Формула изобретени 

   . Ассоциативное запоминающее устройство , содержащее регистры признаков, элементы НЕРАВНОЗНАЧНОСТЬ, триггеры, элементы ИЛИ-НЕ, элементы И-НЕ и элемент И, причем выходы регистров признаков подключены соответственно к первым входам элементов НЕРАВНОЗНАЧНОСТЬ, выходы которых соединены с первыми входами соответствующих элементов ИЛИ-НЕ и элементов И-НЕ, вторые входы элементов ИЛИ-НЕ подключены к выходу элемента И, входы которого соединены соответственно с выходами элементов И-НЕ, вторые входы которых подключены соответственно к выходам триггеров, первые входы которых соединены с выходами соответствующих элементов ИЛИ-НЕ, вторые входы элементов НЕРАВНОЗНАЧНОСТЬ и триггеров  вл ютс  установочными входами, а третьи входы триггеров - входами синхронизации устройства , отличающеес  тем, что, с целью повыщени  быстродействи  устройства, оно содержит коммутаторы, блоки логического анализа , группу элементов И, элемент ИЛИ и регистр сдвига, причем выходы элементов И группы подключены соответственно ко входам элемента ИЛИ, выход которого соединен с первыми входами коммутаторов, вторые входы которых подключены к выходам соответствующих регистров признаков и первым входам элементов И группы соответственно , вторые входы которых соединены с

   8

   выходами соответствующих триггеров, первые и вторые информационные входы блоков логического анализа подключены к выходам соответствующих коммутаторов, а третьи информационные входы соединены с выходом регистра сдвига, третьи входы коммутаторов и выходы блоков логического анализа  вл ютс  соответственно управл ющими входами и выходами устройства.
2. 2. Устройство по п. 1, отличающеес  тем, что блок логич еского анализа содержит триггеры , элементы И, НЕ и ИЛИ, причем выходы первого и второго элементов И подключены соответственно к первым входам первого триггера и первого элемента ИЛИ, выход которого соединен со вторым входом первого триггера, выходы элементов И с третьего по восьмой подключены соответственно ко входам второго элемента ИЛИ, выход которого соединен с первым входом второго триггера , второй вход которого подключен ко второму входу первого элемента ИЛИ, инверсный выход второго триггера соединен с первыми входами первого и второго элементов И, пр мой выход первого триггера подключен к первым входам третьего, четвертого и п того элементов И, а инверсный выход - к первым входам шестого, седьмого и восьмого элементов И, выход первого элемента НЕ соединен со вторыми входами первого, третьего и п того элементов И, а вход - со вторыми входами второго, щестого и седьмого элементов И, второй вход четвертого и третьи входы первого и п того элементов И подключены ко входу второго элемента НЕ, выход которого соединен с третьими входами второго и щестого элементов И и вторым входом восьмого элемента И, четвертый вход первого элемента И и третьи входы третьего и четвертого элементов И подключены к выходу третьего элемента НЕ, вход которого соединен с четвертым входом второго элемента И и третьими входами седьмого и восьмого элементов И, входы первого, второго и третьего элементов НЕ  вл ютс  соответствующими информационными входами, второй вход второго триггера - установочным входом, третьи входы триггеров - входом синхронизации, а инверсный выход первого триггера  вл етс  выходом блока логического анализа.

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельство СССР №424141, кл. G 11 С 15/00, 1974.

   2.D. Р. Agrawal Simultenious Complex Search in Associative Memories-Conference on Computer Systems and Technology. London , 1974 (прототип).

   13

   (риг.1