SU756409A1

SU756409A1 - Адаптивное вычислительное ’устройство 1

Info

Publication number: SU756409A1
Application number: SU782628634A
Authority: SU
Inventors: Grigorij S Tsiramua; Givi A Chikhladze; Levan Sh Imnaishvili
Original assignee: Gruzinsk Polt Inst
Priority date: 1978-06-08
Filing date: 1978-06-08
Publication date: 1980-08-15

Description

Изобретение относится к области вычислительной техники и может быть использовано в адаптивных цифровых вычислительных машинах и системах, имеющих высокую надежность при ограниченной надежности элементов. ⁵

Известно адаптивное вычислительное устройство Щ > содержащее арифметические блоки, блок сравнения и логические элементы. Недостатком известного уст— ройства является ограниченная надежность; кроме того, в известном адаптивном устройстве ошибочное функционирование обнаруживается в результате тестового контроля, что связано с усложнением устройства.

Наиболее близким 'техническим решением к данному изобретению является адаптивное вычислительное устройство

[2], содержащее и арифметических блоков; блок сравнения, три группы элементов И, многовходовый элемент И, три кольцевых регистра, элементы ИДИ и

2

дополнительный многовходовый элемент И. При этом выходы арифметических блоков соединены с первыми входами соответствующих элементов И первой и второй групп, выходы всех элементов И первой и второй групп подключены к соответствующим входам блока сравнения, выходы элементов И первой группы подключены к входам многовходового элемента И, управляющий вход которого соединен с первым выходом блока сравнения, а выход многовходового элемента И подключен к первым входам арифметических блоков. Первый выход блока сравнения соединен с первым входом первого кольцевого регистра, вторые входы каждого V —го элемента И первой группы соединены с ί -м выходом второго кольцевого регистра, каждый выход третьего кольцевого регистра подключен ко второму входу ΐ —го элемента И второй группы.

Однако известное адаптивное вычислительное устройство обладает нецостат—

3 756

ком, заключающимся в том, что быстродействие устройства невелико из-за невозможности одновременной работы всех арифметических блоков, поэтому при восстановлении функционирования устройства в случае отказов необходимые вычисления происходят многократно.

Целью изобретения является повышение быстродействия вычислительного устройства путем сокращения времени адаптивного восстановления.

Поставленная цель достигается тем, что в известное адаптивное вычислительное устройство, содержащее П арифметических блоков, блок сравнения, три группы элементов И, многовходовый элемент И и три кольцевых регистра, причем выходы арифметических блоков соединены с первыми входами соответствующих элементов И первой и второй групп, выходы всех элементов И первой и второй групп подключены к соответствующим входам блока сравнения, выходы элементов И первой группы подключены к входам многовходового элемента И, управляющий вход которого соединен с первым выходом блока сравнения, а выход многовходового элемента И подключен к первым входам арифметических блоков, первый выход блока сравнения соединен с пер—' вым входом первого кольцевого регистра, вторые входы каждого Ϊ -го элемента И первой группы соединены с г -м выходом второго кольцевого регистра, каждый выход третьего кольцевого регистра подключен ко второму входу 1-го элемента И второй группы, введены три дополнительных элемента И, Т-триггер, элемент задержки и регистр сдвига, причем выход первого кольцевого регистра соединен со вторым входом первого кольцевого регистра и вторыми входами всех арифметических блоков, второй выход блока сравнения подключен ко входу Т-триггера и управляющим входом первого и второго элементов И входы которых подключены соответственно к прямому и инверсному выходам Т-триг.гера, выход первого элемента И соединен со входом третьего кольцевого регистра, управляющими входами элементов И третьей группы и первым входом третьего элемента И, выход которого подключен ко входу элемента задержки и первому входу второго кольцевого регистра, второй вход которого подключен к выходу второго элемента И, выход элемента задержки соединен со входом регистра сдвига, выходы которого

199 4

соединены со входами элементов И третьей группы, выходы которых соединены со

входами третьего кольцевого регистра,

последний выход которого подключен ко

второму входу третьего элемента И.

На чертеже представлена структурная схема предложенного устройства.

Устройство содержит П арифметических блоков 1, блок сравнения 2, первую

10 группу 3 (у -1) элементов И, вторую и третью группы 4, 5 (п-1) элементов И, многовхрдовый элемент И, 6, три входовых регистра 7 - 9, три дополнительных элемента И 10-12, Т-триггер

15 13, элемент задержки 14 и регистр сдвига 15.

Выход каждого 1 -го ( -1, 2, . . .

П ) арифметического блока 1, кроме пер20 вого и последнего, соединен с первыми входами 1 —х элементов И второй 4 и .третьей5 групп. Выход первого арифметического блока 1 подключен к первому входу первого элемента И второй

25 группы 4, а, последний арифметический блок 1 — к первому входу последнего элемента И третьей группы 5. Выходы всех элементов И второй 4 и третьей 5 групп подключены к соответствующим, к первому и второму входам блока сравнения 2. Кроме того, выходы элементов И второй группы 4 подключены к входам многовходового элемента И 6. Управляющий вход многовходового элемента И 6

₃₅ соединен с первым выходом блока сравнения 2, а выход этого элемента - с первыми входами всех арифметических блоков 1, Первый выход блока сравнения 2 соединен также с первым входом (вход

₄₀ синхронизации) первого кольцевого регистра 7. Вторые входы каждого 1 -го элемента И второй группы 4 соединены с соответствующими выходами третьего кольцевого регистра 9, Каждый 1-й выход второго кольцевого регистра 8 подключены ко второму входу 1 -го элемента · И третьей группы 5. Все выходы первого кольцевого регистра 7 соединены со вторыми входами арифметических блоков 1. Информационный (установочный) вход первого разряда третьего кольцевого регистра 9 через элемент задержки 14 связан со входом синхронизации регистра сдвига единицы 15. Выходы регистра сдвига единицы 15 через первые входы элементов И первой группы 3 связаны с информационными входами всех четных разрядов, начиная с четвертого, второго кольцевого регистра 8.

756406

Вторые входы элементов И первой группы 3 подключены к первому дополнительному элементу И 10 и к входу элемента задержки 14. Первый вход (вход синхронизации) второго кольцевого регистра 8 ₅

соединен с выходом второго дополнительного элемента И 11 и с первым входом первого дополнительного элемента И 10, второй -вход которого связан с последним выходом второго кольцевого регистра 8. ПерЬый вход (вход синхронизации) третьего кольцевого регистра 9 подключен к выходу третьего дополнительного элемента И 12, первый вход которого связан с первым входом второго дополнительно— го элемента И 11, со вторым выходом . блока сравнения 2 и с входом Т-триггера

13. Прямой выход Т-триггера 13 связан со вторым входом третьего дополнительного элемента И 12, а инверсный — со ²⁰вторым входом второго дополнительного элемента И 11.

Арифметические блоки 1 являются многофункциональными блоками, т. е. способ-. ными настраиваться на выполнение одной ²⁵функций из множества {£, > £_й, · ·,

в зависимости от кода, поступающего на второй вход арифметического блока 1. .

При реализации устройством функции

кольцевой ³⁰

* регистр 7 содержит η групп разрядов по разрядов в каждой группе,

причем сдвиг в нем осуществляется на разрядов одновременно.

Второй и третий кольцевые регистры ³⁵

(р-1)-разрядные, а регистр сдвига единицы (^-1)-разрядный.

Работа устройства заключается в следующем.

” Предварительно устройство устанавли- ⁴⁰вается в начальное состояние: в кольцевой регистр 7 заносятся все η кодов настройки, соответствующие функциям £, , , £_п , возложенным на устройство в порядке определенном после до— ⁴⁵вательностью их выполнения, причем код настройки на выполнение первой функции

заносится в последнюю п —ую группу разрядов; в первые разряды кольцевых регистров 8, 9 и регистры сдвига зано- ⁵⁰сятся единицы; Т-^григгер 13 и арифметические блоки 1 устанавливаются в нулевое состояние.

При выполнении каждой функции посредством элементов И 3 первой группы, ⁵³кольцевых регистров 8, 9 и введенными элементами 10, 12-15, Т-триггером Ϊ3 реализуется перебор всевозможных

кодов с двумя единицами, причем каждый код соответствует выбору двух арифметических блоков 1 для выполнения функции

·

Код настройки с первого кольцевого регистра 7 поступает на вторые входы всех арифметических блоков. При каждом состоянии кольцевых регистров 8 и 9 открываются элементы И второй 4 и третьей 5 групп, и результаты вычисления поступают на соответствующие входы блока 2. Если результаты совпадут, что свидетельствует об отсутствии отказа, то по сигналу с первого выхода блока сравнения 2 происходит сдвиг в кольце-, вом регистре 7, в результате чего в последнюю группу разрядов кольцевого регистра 7 переписывается код настройки на выполнение следующей функции

. Помимо этого осуществляется передача правильного результата вычисления функции £/ на первые входы арифметических блоков 1. Если результаты вычисления в двух арифметических блоках не совпадут, го сигналом со второго выхода блока сравнения 2, происходит получение следующего положения сочетания с двумя единицами и открываются соответствующие элементы И второй 4 и третьей 5 группы, и результаты подаются на соответствующие входы блока сравнения 2 и т. д. пока не будут выбраны два арифметических блока 1, ,

результаты вычислений функций на которых не совпадут, т,, е. пока не будет 'получен правильный результат.

Выработка кодов с двумя единицами, соответствующим выбранным арифметическим блоком 1, реализуется посредством кольцевых регистров 8, 9 регистром сдвига единицы 15, Т-триггером, элементы И первой группы 3 и дополнительными элементами И 10 - 12, причем кольцевой регистр 8 соответствует второй единице, определяющей арифметический блок 1; выдающий результат на второй вход блока сравнения 2. Кольцевой регистр 9 соответствует первой единице, определяющей арифметический блок 1, выдающий результат на первый вход блока сравнения 2. После прихода сигнала от второго выхода блока сравнения происходит сдвиг единицы во втором кольцевом регистре и Т-триггер переходит в единичное состояние. Следующий сигнал действует на вход синхронизации третьего кольцевого регистра и т. д. до прихода единицы в последний разряд кольцевого регистра 9. После прихода еле—

дующего сигнала кольцевой регистр 9 устанавливается в исходное состояние, а в четвертом разряде кольцевого регистра 8 с регистра сдвига единицы 15 записывается единица. Через время ОТ - время задержки элемента 14) в регистре сдвига единицы 15 происходит сдвиг единицы. В дальнейшем сдвиг в кольцевых регистрах происходит аналогично.

Предложенное адаптивное вычислительное устройство по сравнению с известным отличается тем, что вычисление в арифметических блоках производится во всех блоках одновременно.

Claims

Формула изобретен»

цевого регистра, управляющими входами

Адаптивное вычислительное устройство, 20 элементов И третьей группы и первым

содержащее П арифметически^ блоков, блок сравнения, три группы элементов И, многовходовой элемент И и три кольцевых регистра, причем выходы арифметических блоков соединены с первыми входами соответствующих элементов И первой и второй групп, выходы всех элементов И первой и второй групп подключены к соответствующим входам блока сравнения, :выходы элементов И I первой группы подключены ко входам многовходового элемента И, управляющий вход которого соединен с первым выходом блока сравнения, а выход многовходового элемента И подключен к первым входам арифметических блоков, первый выход блока сравнения соединен'с первым входом первого кольцевого регистра, вторын входы каждого г -го элемента И первой группы соединены с ν -м выходом второго кодьцево-40 го регистра, каждый ΐ -й выход третьего

30

35

756409 8

кольцевого регистра подключен ко второму входу ϊ -го элемента И второй группы, отличающееся тем, что, с целью сокращения времени адаптивного 5 восстановления вычислительного устройва в него введены три дополнительных элемента И, Т-триггер, элемент задержки и регистр сдвига, причем вывод первого кольцевого регистра соединен со вторым 10 входом первого кольцевого регистра и вторыми входами всех арифметических блоков, второй выход блока сравнения подключен ко входу Т-триггера и управляющим входам первого и второго элемен15 тов И, входы которых подключены соответственно к прямому и инверсному выходам Т-триггера, выход первого элемента И соединен со входом третьего кольвходом третьего элемента И, выход которого подключен ко входу элемента задержки и первому входу второго кольцевого регистра, второй вход которого подключен 25 к выходу второго элемента И, выход элемента задержки соединен со входом Р^е_/гистра сдвига, выходы которого соединены со входами элементов И третьей группы, выходы которых соединены со входами третьего кольцевого регистра, последний выход которого подключен ко второму входу третьего элемента И.