SU1566345A1

SU1566345A1 - Преобразователь координат

Info

Publication number: SU1566345A1
Application number: SU884458137A
Authority: SU
Inventors: Владимир Дмитриевич Байков; Светлана Дмитриевна Булгакова
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1988-07-11
Filing date: 1988-07-11
Publication date: 1990-05-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в вычислительных системах, работающих в реальном масштабе времени, дл выполнени преобразовани координат при повороте осей на заданный угол, при последовательном вводе кода угла. Цель изобретени - повышение быстродействи . Работа преобразовател базируетс на использовании способа вращени векторов по методу Волдера. Отличительной особенностью преобразовател вл етс возможность получать разр ды новых координат на его выходе по мере поступлени кода угла поворота старшими разр дами вперед на его входы. Выигрыш в быстродействии составл ет N(N - разр дность кода угла) раз по сравнению с устройствами, использующими сформированный полноразр дный код аргумента. Преобразователь содержит мультиплексоры 1-3, триггер 4, регистры 5, 6 координат, сумматор 7, блок 8 пам ти констант, сдвигатели 9, 10, регистры 11, 12, сумматоры-вычитатели 13-15, блок 16 управлени . 3 ил.

Description

30

блок 8 пам ти констант, сдвигатели 9 25 л етс количеством значащих циЛр раз- и 10, регистры 11 и 12, сумматоры-вы- читатели 13 - 1Ь, блок 16 управлени , управл ющие выходы 17-20 блока управлени .

Блок управлени (йиг. 2) содержит генератор 21 сигналов, элемент И 22, счетчик 23 итераций на log(2n+1)+1 разр дов, схему 24 сравнени , триггер 2з, элемент HJDI-HE 26, элемент II задержки.

Работа устройства основана на реализации следующих рекурентных соотношений :

35

р дов кода vrjia if . При разр дности операнда п преобразователь выполн ет

2п итераций. I

Преобразователь работает следующим образом.

На информационные входы устройства у,х, подаютс исходные значени координат y,Y/K,, (. На информационный вход Ц, подаетс значение первого старпего разр да кода угла ер поворот а.

По сигналу Пуск в блоке 16 управлени производитс начальна установка , а именно, сигнал Пуск устанавливает триггер 25 в состо ние 1. Сигнал с инверсного выхода триггера 25, проход через элемент ИЩ- НЕ 26 и элемент 27 задержки, формирует на выходе элемента ИЛИ-НЕ 26 одиночный сигнал 1/.

}Я1 2СЬ+ 2-Ч-Гн

X J+, Xj+ Fj2-1 Yj sign signQj

О, дл ,4,.., 1, дл j 1,3,. . ,

arctg(2

) (1 (2 (3)

, , , 2n ,2n-1, :,X/K,, y,,

145 ()

Начальные значени х Y/K,, q,0

fif,,,..., где К, - коэффициент деЛормации (,355909).

Дл учета веса вводимого 1-го разр да (cf( ) кода угла поворота при сло50

По сигналу Пуск в блоке 16 управлени производитс начальна установка , а именно, сигнал Пуск ус танавливает триггер 25 в состо ние 1. Сигнал с инверсного выхода три гера 25, проход через элемент ИЩ- 26 и элемент 27 задержки, формирует на выходе элемента ИЛИ-НЕ 26 одиноч ный сигнал 1/.

Но единичному уровню сигнала 1/ производитс установка счетчика 23 итераций в состо ние 1, производи с обнуление буферного регистра 11, пропуск начальных значений у,,xf че рез мультиплексоры 1 и 2 в регистры 5 и 6. По вление 1 на выходе первого разр да счетчика 23 вл етс источником управл ющего сигнала 19.

жении в сумматоре в предлагаемом пре- Затем сигнал 17 переключаетс в О1

Сигнал с пр мого выхода триггера 25 разрешает прохождение сигналов из г нератора 21 сигналов через элемент И 22. С выхода элемента И 22 тактов

образователе осуществл етс сдвиг значени О на 1 разр д влево и ис- пользуют9 заранее вычисленные константы 2 arctg (21 ). Константы в

30

25 л етс количеством значащих циЛр раз-

35

)

145 )

50

2п итераций. I

Но единичному уровню сигнала 1/ производитс установка счетчика 23 итераций в состо ние 1, производитс обнуление буферного регистра 11, пропуск начальных значений у,,xf через мультиплексоры 1 и 2 в регистры 5 и 6. По вление 1 на выходе первого разр да счетчика 23 вл етс источником управл ющего сигнала 19.

Затем сигнал 17 переключаетс в О1

Сигнал с пр мого выхода триггера 25 разрешает прохождение сигналов из генератора 21 сигналов через элемент И 22. С выхода элемента И 22 тактовые

515

сигналы 18 начинают поступать на со- от нет сп пуюцне Олоки устройства.

Но тактопому сигналу 18 начинаетс выполнение нерпой итерации (, ), вл ющейс нерпой стадией днои- ной итерации, именно, производитс запись начальных -значении y,,Q{ в регистры 5 и Ь координат и регистр 11 значени (} . соответственно, и уве- личение содержимого счетчика 23 блока управлени на 1.

Счетчик 23 используетс дл управлени выполнением двойных итерации. Прибавление 1 к ранее установленному содержимому счетчика (1) устанавливает счетчик в четное состо ние, выход первого разр да счетчика и Нормируемый им управл ющий сигнал 19 переключают с в О. По заднему Аронту сигнала 19 производитс запись текущего значени разр да кода угла в триггер 4, производитс запись константы arctg2 из блока хранени констант в регистр 12, по нулевому уровню сигнала 19, подаваемому на управл ющий вход мультиплексора 3, устанавливаетс режим пропуска инАор- мации из сумматора 7 по первому информационному входу мультиплексора 3. На выходе разр дов 2,...,К счетчика 23 формируетс константа сдвига (равна i), и по управл ющему выходу 20 сформированна константа передаетс на вход управлени сдвигате- л ми 9 и 10.

Движение информации на первой итерации осуществл етс следующим образом . Координаты у ,х; из регистров 5 и 6 поступают на входы сдвигателей 9 и 10, на которых, в соответствии с управл ющим сигналом, 20, реализуютс выражени у;, х:. Координаты из регистров 5 и 6 и содержимое сдвигателей 9 и 10 поступают на входы сумматоров 13 и 14, где в зависимости от знака (:, подаваемого на входы управлени режимом сумматоров- вычитателей 13 и 14, реализуютс выражени (2) и (3). Результат с выхода сумматоров 13 и 14 по нулевому уровню сигнала 17 пропускаетс на регистры 5 и 6. Одновременно на первый вход сумматора 7 из триггера 4 поступает разр д LfJ кода угла, на второй вход сумматора 7 из регистра 11 со сдвигом на 1 разр д влево поступает значение ():. На сумматоре 7 реализуетс выражение l)j+/T cp; , результат с выО

хода (.умм.пора 7 по нулевому уровню сигнала 14 пропускаетс на первый вход сумматора-вычитател 1Ь, на втох рой вход которого из регистра,12 по-| даетс константа 2 arrtg 2 . Па сумматоре 13, в зависимости от знака Q , подаваемого на вход управлени режимом сумматора-вычитител 1Ь, реализуетс выражение (1), и результат поступает на регистр 11.

По следующему тактовому сигналу 18 начинаетс выполнение след тощей итерации (, 1), а именно, производитс запись новпх значений координат У. +1 xjv и Ч j+i H регистры 5,6 и 11, производитс увеличение содержимого счетчика 23 на 1. Содержимое счетчика вновь становитс нечетным, по вление 1 на выходе 1-го разр да счетчика 23 переключает сигнал 14 в состо ние 1. Состо ние разр дов 2,. .. , К счетчика 23 не измен етс и, следовательно , не измен ютс значени констант сдвига, поступающие по управл ющему входу 20 на управл ющие входы сдвигателей 9 и К).

Движение инпормацпн осуществл етс следующим образом. Значение. )j из регистра 11 по единичному уровню сигнала 19, подаваемому на управл ющие входы мультиплексора 3, пропускаетс на первый вход суматора-нычн- тател 1Ь, на второй вход которого из регистра 12 подаетс неизмененное значение константы 2 arctg2 . Па сумматоре-вычитателе 13 в зависимости от знака О., подаваемого на вход управлени рехнмом сумматора-вычнта- тел 15, реализуетс выражение (1),

и результат ()

J+

поступает на регистр 11. Вычисление новых значений yf( ,х- + | выполн етс аналогично вычислению в предыдущей итерации. В вычисленных после первой двойной итерации новых значени х координат у 44 х, перва старша цигЬра вл етс верной старшей цисЪрой результат а.

По третьему тактовому сигнал} 18 начинаетс выполнение следующей итерации (, ), вл ющейс началом следующей двойной итерации.

Таким образом... после выполнени каждой двойной итерации Лорнируютс i верных старпих циЛр результата.

После выполнени 2п итераций в блоке управлени содержимое счетчика 23 становитс равным 2г+1, на вы- ходе компаратора 24 по вл етс CHI-

нал, сбрасывающий триггер 25 в состо ние О, сигнал с выхода которого запрещает прохождение сигналов из генератора 21 сигналов через элемент И 22 в операционное устройство, на выходах сумматоров-вычитателей 13 и 14 формируютс значени Yg()l, ,ХвЬ1«, которые вл ютс новыми значени ми координат точки М после поворота осей ко- ординат на угол if.

Claims

Формула изобретени

Преобразователь координат, содер- жащий три регистра, два сдвигател , три сумматора-вычитател , причем первые информационные выходы первого и второго регистров соединены с входа-; ми первой группы соответственно пер- вого и второго сумматоров-вычитате- лей, вторые информационные выходы - с информационными входами соответственно первого и второго сдвигателей, выходы которых подключены к входам второй группы соответственно второго и первого сумматоров-вычитателей, выходы которых вл ютс выходами Хеы)1 и устройства соответственно, выход третьего сумматора-вычитател со- единен с первым информационным входом третьего регистра, отличающийс тем, что, с целью повышени быстродействи , в него введены четвертый регистр, блок пам ти кон- стант, три мультиплексора, сумматор, триггер и блок управлени , причем первый и второй входы задани начальных условий преобразовател соединены с первыми информационными входами первого и второго мультиплексоров,

выходы которых подключены к первым информационным входам соответственно первого и второго регистров а вторые информационные входы - к выходам первого и второго сумматоров-вычитате- лей соответственно, вход задани начального угла преобразовател соединен с информационным входом триггера, выход которого соединен с входом старшего (первого) разр да сумматора, входы первой группы и выход которого соединены с первыми информационными выходами третьего регистра со сдвигом на один разр д в сторону старших и с первым информационным входом третьего мультиплексора соответственно, второй информационный вход которого подключен к вторым информационным выходам третьего регистра, а выход - к входам первой группы третьего сумматора-вычитател , входы второй группы которого соединены с выходами четвертого регистра, первый информационный вход которого соединен с выходом блока пам ти констант, первый выход блока управлени соединен с управл ющими входами первого и второго мультиплексоров и с входом установки в О третьего регистра, второй выход - с управл ющими входами первого, второго и третьего регистров, третий выход - с управл ющими входами триггера , третьего мультиплексора, четвертого регистра, четвертый - с управл ющими входами первого,,второго сдвигателей и блока пам ти констант, выход знакового разр да третьего регистра подключен к входам управлени режимом первого, второго и третьего сумматоров-вычитателей.

Фиг. 2

I-г

i-г