SU877618A1 - Регистр сдвига - Google Patents

Description

I

Изобретение относитс  к вычисли- ; тельной технике и предназначено дл  распределени  входных импульсов а также импульсов, длительность которых равна периоду следовани  входных импульсов , по m выходным шинам (m-k, k+1, k+2,...,n), (где .k - номер разр да , на управл ющий вход которого подан сигнал управлени , an - число разр дов регистра).

Известно устройство, которое содержит в каждом разр де триггер пам ти и логические элементы D3«

Однако это устройство вьтолнено на большом количестве оборудовани  что существенно снижает общую надежность устройства. Кроме того, оно не позвол ет распределить входные сигналы по выходным шинам.

Наиболее близким к предлагаемсжу по технической сущюсти  вл етс  регистр сдвига содержащий коммутационный триггер и IV разр дов, каждый из которых содержит основной триггер

вспомогательньтй триггер и логический элемент И-НЕ 2.

Недостатком известного устройства  вл етс  его сложность.

Цель изобретени  - упрощение устройства .

Поставленна  цель достигаетс  тем что в регистр сдвига, содержащий  чейки пам ти, кажда  из которых состоит из триггера и из первого элемента И-НЕ, первый коммутирующий триггер, первый выход которого соединен с первыми входами первых элементов И-НЕ, вторые входы которых подключены соответственно к шинам управлени , первый вход первого коммутационного т-риггера соединен со входом , регистра сдвига, введены второй коммутационный триггер, а в каддую  чейку пам ти - второй элемент И-НЕ

ао причем первые входы вторых элемен- тов И-НЕ соединены со входом регистра сдвига, второй вход второго элемента И-НЕ каждой  чейки пам ти, кроме первой и последней, соединен с первым выходом триггера предьщущей  чейки пам ти,- третий вход второго элемента И-ИЕ каждой  чейки пам ти соединен с выходом второго элемента И-НЕ, с первым йходом триггера и выходом предыдущей  чейки пам ти, выход второго элемента И-НЕ каждой  чейки пам ти соединен с первым входом триггера и выходом данной  чейки пам ти и с одним из входив второго элемента И-НЕ последующей  чейки пам ти, второй вход триггера каждой  чейки пам ти соединен с выходом второго элеме11та И-НЕ и с выходом последующей  чейки пам ти третий вход триггера каждой  чейки пам ти соединен с выходом первого элемента И-НЕ последующей  чейки пам ти, четвертый вход триггера ка эдой  чейки пам ти соединен с одним из вы- ходов триггера последующей  чейки пам ти, третьи входы первых элементов И-НЕ  чеек пам ти соединены со вторым входом первого коммутационного триггера и с выходом последней  чейки пам ти, выход триггера которой соединен с третьим входом первого коммутационного триггера, второй выход которого соединен с одним из входов триггера последней пам ти , первый вход которого коммутационного триггера соединен с выходом первого элемента И-НЕ первой  чейки пам ти, второй вход второго коммутационного триггера подключен к одному из выходов триггера первой чей ки пам ти, третий вход второго коммутационного триггера соединен с выходом первого элемента Й-НЕ и и выходо первой  чейки пам ти, выход второго коммутационного триггера соеди нен со вторым входом BTQporo элемента И-НЕ первой  чейки пам ти.

На чертеже изображена функциональна  схема регистра сдвига.

Регистр содержит  чейки 1-4 пам ти (на чертеже показаны только четыре  чейки пам ти), первые элементы И-НЕ 5-8, вторые элементы И-НЕ 9-12, триггеры 13-16  чеек 1-4 пам ти, первый 17 и второй 18 коммутационные триггеры, вход 19 регистра сдвига, шины 20-23 управлени  и выходы 2427 регистра сдвига.

УстройствЬ работает следукщим образом . ,

В исходном состо нии триггер четвертой  чейки 4 пам ти установлен в

единичное состо ние, а триггеры 1315 остальных  чеек пам ти 1-3 и триггер 18 установлены в нулевое состо  ние {шина установки на чертеже не

показана). Входной сигнал, подаваемый на вход 19, отсутствует (равен логическому нулю). В этом случае на выходах триггера 17 будет сигнал, равный логической единице.

Пусть, например, на шинах 20,

22, 23 присутствует логический нуль, а на шине 21 - логическа  единица. Тогда на выходах элементов И-НЕ 5, 7, 8 будет сигнал, равный логической единице, а на выходе - элемента И-НЕ 6 - логический нуль, который установит триггер 13 в единичное состо ние.

Поэтому с приходом первого вхОдного сигнала на вход 19 на нулевом вьгходе триггера 17 по вл етс  сигнай, равный логическому нулю, который устанавливает триггер 16 последней  чейки 4 пам ти в нулевое состо ние.

Одновременно на выходе элемента

И-НЕ 10 по вл етс  сигнал, равный ло гическому нулю, который устанавливает триггер 14 вединичное состо ние, при этом на нулевом выходе триггера 13 установитс  сигнал, равный nojfiiчесйой единице. Наличие св зи с выхода элемента И-НЕ 10 на вход элемента И-НЕ 1I .и на единичный вход триггера I3 преп тствует по влению на их выходах логического нул  во врем  действи  первого входного сигнала . После окончани  действи  первого входного сигнала на нулевом выходе триггера 17 установитс  { сигнал, равный логической единице, а на единичном выходе триггера 17 логический НУЛЬ, который закрывает элементы И-НЕ 5-8. На единичном выходе триггера 13 установитс  сигнал, равный логическому нулю, который закроет элементы И-Effi 5-8. На единичном вьосбде триггера 13 установитс  сигнал, равный логическому нулю, который закроет элемент И-НЕ 10.

Таким образом, на выходе элементу

0 И-НЕ 10 будет сформирован сигнал, длительность которого равна длительности входного сигнала, и который с выхода 25 может быть распределен по. одной из последуищих выходных шин.

Claims (2)

1.Авторское свидетельство ССС 497637, кл. G 11 С 19/00, 1972.

2.Авторское свидетельство СССР № 552638, кл. G 11 С 19/00, 1973 (прототип)