SU926711A1 - Буферное запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к вычислитедьной -технике и прейназначено дл  использовани  в качестве буферных запоминающих устройств (БЗУ) систем обработки информации.

Известно БЗУ, обладающее свойствами самоблокировки по окончании ввода информации и содержащее статический регистр и логические элементы 1 .

Недостатком известного регистра  вл етс  невысокое быстродействие.

Наиболее близким к предлагаемому по технической сущности  вл етс  буферное запоминающее устройство, содержащее триггеры, входы установки единичного состо ни  которых соединены с выходами первых элементов И-НЕ, первые входы которых подключены к информационным шинам, а вторые входы объединены и подключены к шине блокировки , триггер блокировки и триггер задержки, вход установки единичного состо ни  которого подключен к шине

сброса, как и соответствующие входы RS-триггеров, вход установки нулевого состо ни  и инверсный выход подключены соответственно к инверсному выходу и ко входу установки единичного состо ни  триггера блокировки, пр мой выход которого соединен с шиной блокировки, а вход установки нулевого состо ни  через многовходовой элемент И св зи с выходами первых элементов И-НЕ 21.

Claims (1)

1. Недостатком описаннного буферного запоминающего устройства  вл етс  ограниченное быстродействие, так как частота поступлени  информации определ етс  темпом поступлени  сигнала на шину сброса (деблокировки). Эта частота определ етс  из оговоренного в технических услови х максимального времени задержки переключени  элементов, однако реальное врем  задержки может существенно отличатьс  от цифр указанных в технических услови х в меньшую сторону на интег 39 ралькые микросхемы серии К 155 или К Г/б. Поэтому быстродействие, вычис ленное дл  указанных микросхем,всегда оказываетс  ниже реального быстро действи , допустимого в конкретных услови х эксплуатации. 1|ель изобретени  - повышение быст родействи  буферного запоминающего устройства. Поставленна  цель достигаетс  тем что в буферное запоминающее устройство , содержащее группы информационных триггеров, первые элементы И, вы ходы которых соединены со входами триггера управлени , вторые и третьи элементы И, шины записи и шину управ лени , введены группы элементов неравнозначности , входы каждого элемента неравнозначности данной группы соединены соответственно с выходом и первым входом каждого триггера дан ной группы, выходы элементов неравно значности соединены с одними входами соответствующего первого элемента И, другой вход каждого из которых соединен с выходами вторых элементов И и со вторыми входами информационных триггеров данной группы, первые входы которых соединены с информационны ми входами устройства, первые входы вторых элементов И соединены с шинами записи, вторые входы вторых элементов И подключены к выходам третьих элементов И, первые входы которых соединены с выходами триггера управлени , вторые входы третьих, элементов И соединены с шиной управлени . На чертеже изображена функциональ на  схема предлагаемого устройства. Устройство содержит группы 1 и 2 триггеров 3, группы и 5 элементов 6 неравнозначности, элементы И , триггер 13 управлени , шины И и 15 записи, .входы 16 устройства, выходы 17 и 18 элементов И 11 и 12 и шину 19 управлени . Буферное запоминающее устройство работает следующим образом. Сигнал управлени  записью поступа ет на шину 19. при этом единичный уровень напр жени  формируетс  на од ном из выходов 17 и 18 элемента И 11 или 12, например на выходе элемента И 11 (если триггер находилс ,в единичном состо нии) . Этот- потенциал дает команду на поступление кодовой информации на информационные входы 16, на входы триггеров 3 обоих групп 1 и 2 и нл формирование команды запи I4 си на шине 15- Эта команда через открытый элемент И 9 или 10 поступает на синхровходы статических триггеров 3 и на многовходовой элемент И 7 или 8 соответствующей группы триггеров 3- На выходах элементов 6 неравнозначности данной группы единичные потенциалы формируютс  при равенстве информации на входах и выходах одноименных триггеров .3- Таким образом, на выходе элемента И 7 или 8 единичный уровень напр жени  по вл етс  только по окончании записи в данную группу триггеров 3 всего кодового слова. Этот единичный уровень напр жени  измен ет состо ние триггера 13 управлени , блокирует через соответствующие элементы. И 9 или 10 и IIили 12 синхровходы триггеров 3 и формирует единичный потенциал разрешени  записи по выходу 18 элемента и 12. Второе кодовое слово записыва- етс  аналогично первому. : Предлагаемое буферное запоминающее устройство содержит два идентичных канала, имеющих общие информационные шины и единую систему управлени  записью, что позвол ет не выдел ть специально .врем  дл  считывани  информации, которое может производитьс  во врем  записи в соседний канал. Така  организаци  БЗУ позвол  ет в максимальной степени использовать реальное физическое быстродействие логических элементов, определ ющее быстродействие предлагаемого устройства. Формула изобретени  Буферное запоминающее устройство, содержащее группы информационных триггеров, первые элементы И, выходы которых соединены с входами триггера упрайлени , вторые и третьи элементы И, шины записи и шину управлени , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены группы элементов неравнозначности, входы каждого элемента неравнозначности данной группы соединены соответственно с выходом и первым входом каж-.. дого триггера данной группы, выходы элементов неравнозначности соединены с одними входами соответствующего первого элемента И, другой вход каждого из которых соединен с выходсчми