SU1112365A1 - Устройство формировани сигнала прерывани - Google Patents

Abstract

УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ПРЕРЫВАНИЯ, содержащее элемент НЕ, первый элемент И, двоичный счетчик, первый дешифратор, группу элементов И, элемент ИЛИ, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И - с выходом элемента НЕ, выход первого элемента И - с счетным входом двоичного счетчика, первый выход двоич-. ного счетчика - с входом дешифратора и адресным выходом устройства, каждый выход дешифратора - с первым входом одноименного элемента И группы, вторые входы элементов И группы - с одноименными запросными входами устройства , выходы элементов И группы с входами элемента ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обеспечени  возможности формировани  общего сигнала прерывани  по по влению запроса прерывани  и по его сн тию, а также улучшени  помехозащищенности устройства , в него дополнительно введены генератор импульсов, второй, третий и четвертый элементы И, первый триггер, первый блок пам ти, два регистра сдвига , элемент И-НЕ, мультиплексор, второй блок пам ти, второй дешифратор, мажоритарный элемент, элемент сложени  по модулю два, второй триггер, причем второй выход двоичного счетчика соединен с первым входом второго элемента И, с первым входом адреса первого блока пам ти, с первым входом мультиплексора, с первым входом третьего элемента И, третий выход двоичного счетчика соединен с входом запуска генератора импульсов, первый выход двоичного счетчика - с вторым входом адреса первого блока пам ти, с первым входом адреса второго блока пам ти, с тактовым входом первого i регистра сдвига, первый выход генератора импульсов соединен с вторым k/) входом второго элемента И, второй выход генератора импульсов - с тактовым входом первого блока пам ти, третий выход - с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, выход элемента ИЛИ - с информационN5 ным входом первого триггера, выход второго элемента И - с тактовым вхоСАЭ Дом первого триггера, выход первого а триггера - с информационным входом У1 первого блока пам ти, вторым входом .адреса второго блока пам ти, с первым входом элемента сложени  по модулю два, выход первого блока пам ти соединен с первым управл ющим входом второго регистра сдвига, выходы первого регистра сдвига - с входами элемента И-НЕ и вторым входом мультиплек сора, выход элемента И-НЕ - с управл ющим входом первого регистра сдвига и третьим входом мультиплексора, выход мультиплексора соединен с уп-.

Description

равл ющим входом первого блока пам ти и вторым з равл кщим входом второго регистра сдвига, выход второго регистра сдвига соединен с входом второго дешифратора и входом мажоритарного элемента, выход мажоритарног элемента соединен с вторым входом элемента сложени  по модулю два, выход второго блока пам ти соединен с первым входом четвертого элемента И, выход второго дешифратора - с вторьм входом четвертого элемента И,

выход элемента сложени  по модулю два - с третьим входом четвертого элемента И, выход которого соединен с информационньм входом второго триггера , выход третьего элемента И соединен с тактовым входом второго триггера, вход сброса второго тригге ра - с входом сброса устройства, нулевой вход второго триггера соединен с сигнальным входом устройства,выход второго триггера - с входом элемента НЕ и  вл етс  выходом пркрывани  устройства

Изобретение относитс  к цифровой вьмислительной технике и может быть использовано в системах прерывани  вычислительных систем, в том числе в управл ющих вычислительных машинах и комплексах. Известна многоуровнева  система прерывани , содержаща  регистр, груп пу элементов ИЛИ, схему распознавани  уровн  прерывани  и элемент ИЛИ выход которого  вл етс  выходом пре рывани  устройства 1J Недостатком этой системы  вл етс  слаба  помолоэащищенность Наиболее близким по технической сущности к предлагаемому  вл етс  ус ройство формировани  сигнала прерывани  и системы, содержащее инвертор первый элемент И, двоичный счетчик , дешифратор, группу элементов И, элемент ИЛИ, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И.соединен с входом двоичного счетчика, выход двоичного счетчика соединен с входом деши ратора и с выходом устройства, выход дешифратора соединены с первыми входами элементов И, группы, вторые входы элементов И группы соединены с запросными входами устройства, вы ходы э тементов И группы соединены с входами элемента ИЛИ, выход которого  вл етс  выходом прерьгаани  устройства 2| . Устройство позвол ет сформироват сигнал прерывани  только по по влению (переднему фронту) запроса.. Недостатком устройства  вл етс  то, что оно не позвол ет формировать по по влению (переднему фронту) запроса и по его сн тию (заднему фронту), что вытекает из необходимости удалени  запроса, по по влению которого уже сформирован сигнал прерьгаани . Задача формировани  двух сигналов прерывани  по одному запросу, т.е. по по влению и по сн тию запроса, возникает, например, в случа х формировани  сигналов прерывани  в узлах сопр жени  пультов с вычислительными машинами. Пульты содержат кнопки и переключатели, переключение и нажатие которых и  вл етс  запросом. Причем запрос на любом из уровней прерывани  может находитьс  неограниченно долго и его сн тие диктуетс  внешними услови ми. Запрос, поступающий с кнопки и переключател , характеризуетс  наличием помех (дребезга) при по влении (переднему фронту) и при сн тии (заднему фронту). Известное устройство весьма чувствительно к , сопровождающим его работу, они привод т к разрьшам сигнала прерывани , неустойчивой временной диаграмме его формировани . Таким образом, недостатком известного устройства  вл етс  также то, что оно не имеет защиты от помех, и, как следствие этого, невозможность в р де задач непосредственного подключени  УФСП к ИЗП. Цель изобретени  - расширение функциональных возможностей устройства путем обеспечени  возможности форми ровани  общего сигнала прерывани  по по влению запроса прерывани  и по его сн тию, а также улучшение помехозащищенности устройства. Поставленна  цегъ достигаетс  тем-, что в устройство формировани  сигнала прерывани , содержащее элемент НЕ, первый элемент И, двоичный счетчик, первьй дешифратор, группу элементов И, элемент ИЛИ, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И - с выходом элемента НЕ, выход первого элемента - с счетным входом двоичного счетчика, первый выход двоичного счетчика - с входом дешифратора и с адресным выходом устройства, каждый выход дешифратора - с первым входом одноименного элемента И груп пы, вторые входы элементов И группы с одноименными запросными входами устройства, выходы элементов и груп пы - с входами элемента ИЛИ, введены генератор импульсов, второй, т тий и четвертый элементы И, первый триггер, первый блок пам ти, пе вый и второй регистры сдвига, элемент И-НЕ, мультиплексор, второй блок пам ти, второй дешифратор, маж ритарный элемент, элемент сложени  по модулю два, второй триггер, причем второй выход двоичного счетчика соединен с первым входом второго элемента И, с первым входом адреса первого блока пам ти, с первым входом мультиплексора, с первым входом третьего элемента И, третий выход двоичного счетчика соединен с входо запуска генератора импульсов, первы выход двоичного счетчика - с вторьм входом адреса первого блока пам ти, с первым входом адреса второго блок пам ти, с тактовым входом первого регистра сдвига, первый выход генер тора импульсов соединен с вторым входом второго элемента И, второй выход генератора импульсов - с тактовым входом первого блока пам ти, третий выход генератора импульсов с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, выход злемента ИЛИ - с информационным входом пе вого триггера, выход второго элемен та И - с тактовым входом первого триггера, выход первого триггера с информационным входом первого блока пам ти, с вторым адресным входом второго блока пам ти, с первым входом элемента сложени  по модулю два, выход первого блока пам ти соединен -с первым управл ющим входом второго регистра сдвига, вьтходы первого регистра сдвига - с входами элемента И-НЕ, и вторым входом мультиплексора, выход элемента И-НЕ - с управл ющим входом первого регистра сдвига и третьим входом мультиплексора, выход мультиплексора соединен с управл ющим входом первого блока пам ти и вторым управл ющим входом второго регистра сдвига, выход второго регистра сдвига соединен с входом второго дешифратора ивходом мажоритарного элемента, выход мажоритарного элемента соединен с вторым входом элемента сложени  по модулю два, выход второго блока пам ти соединен с первым входом четвертого элемента И, выход второго дешифратора - с вторым входом четвертого элемента И, выход элемента сложени  по модулю два - с третьим входом четвертого элемента И, выход которого соединен с информационным входом второго триггера , выход третьего элемента И соединен с тактовым входом второго триггера , вход сброса второго триггера с входом сброса устройства, нулевой вход второго триггера соединен с сигнальным входом устройства, выход второго триггера - с входом элемента НЕ и  вл етс  выходом прерывани  устройства. 1 На чертеже приведена структурна  схема устройства. Устройство содержит тактовый вход 1 устройства, группу 2 запросных входов устройства, элемент НЕ 3, элемент И 4, двоичный счетчик 5, дешифратор 6, группу элементов .И 7-9, элемент ИЛИ 10, генератор 11 импульсов , элемент И 12, триггер 13, блок 1А пам ти, регистры 15 и 16 сдвига, элемент И-НЕ 17, мультиплексор 18; блок 19 пам ти, дешифратор 20, мажоритарный элемент 21, элемент 22 сложени  по модулю два, элемент И 23, триггер 24, элемент И 25, адресный выход 26 устройства, выход 27 прерывани  устройства, сигнальный вход 28 устройства, вход 29 сброса устройства . Устройство работает следующим образом . Счетчик 5, на который с некоторой частотой поступают импульсы с входа 1 при помощи дешифратора б и элементов И 7-9, в каждом такте проверки и наличи  запроса на входах 2 провер етс  уровень прерывани , номер кото рого совпадает с содержимым старших разр дов счетчика 5, поступающим в депшфратор 6 с первого выхода двоичного счетчика 5. Эта проверка уровн  прерывани  заключаетс  в сравнении значени  запросов за три прёдьщущих периода проверки, хран щимис  в блоке 14 с текущим значением запроса (проверка- по снена ниже) и определении факта изменени  значени  запроса. Если в данном уровне прерывани  запрос не изменил значени , то через некоторое врем  произойдет изменение на единицу старших разр довсчетчика 5 и провер етс  следуюощй по пор дку уровень прерывани . Если имеетс  изменение значени  запроса, просмотр прекращаетс , устанавливаетс  триггер 24, с выхода которого на выход 27 подаетс  сигнал прерывани , а содержимое двоичного счетчика 5 исполь зуетс  дл  (формировани  начального адреса прерывающей программы. Сигнал с выхода 27 поступает также на элемент НЕ 3 и запрещает прохождение импульсов с входа 1 через элемент И 4 на счетный вход двоичного счетчика 5, фиксиру  его состо ние. После передачи управлени  прерывающей программе объекта управлени  из него по входу 28 поступает сигнал, сбрасы вающий триггер 24, и процедура поиск запросов возобновл етс . Через некот рое врем  произойдет изменение на единицу старпшх разр дов счетчика 5 и провер етс  следующий по пор дку уровень прерывани . Проверка уровней прерывани  дл  формировани  сигнала прерывани  заключаетс  в сравнении значени  сигнал запроса за -три предыдущих периода проверки, хран щимис  в блоке 14, с текущим значением запроса и определении фасета «изменени  значени  запроса Работа блока 14 в составе устройства происходит следующим образом В блоке 14 каждому уровню прерывани  отведена зона из четьфех одноразр дных слов, идущих подр д одно за другим. Зона блока 14 определ етс  11

н м прерывани  элемент И-НЕ 17 переключаетс , после чего в течение периода поиска на управл ющем входе 56 старшими разр дами счетчика 5, ее номер совпадает с номером уровн  прерывани  . В течение периода поиска по всем уровн м проверка значени  запроса будет выполн тьс  в стандартном такте проверки, В этот такт проверки выполн етс  одна операци , записи информации в блок 14 и три операции считывани  информации из блока 14. Обращение к четьфем словам зоны блока 14 вьтолн етс  с помощью двух средних размеров двоичного счетчика 5, наход щихс  на его втором выходе. Это обращение к-словам блока 14 выполн етс  по очереди, т.е. к первому слову зоны , далее к второму, третьему i затем четвертому. Дл  какого слова будет выполн тьс  операци  записи информации , определ ет управл юща  информаци , поступающа  из мультиплексора. 18 на управл ющий вход блока 14. Дл  данного периода поиска по всем уровн м прерывани  номер слова в зоне блока 14, в которое выполн етс  запись информации, один и тот же. В конце периода поиска этот номер измен етс  циклически, т.е. если в данный период поиска запись вьшолн етс  в слово зон блока 14 номер четыре, то в следующий период запись информации выполн етс  в слово зон номер один, а по прошествии еще двух периодов поиска - снова в слово номер четыре и т.д. I Номер слова зон блока 14, в которое выполн етс  запись информации , формируетс  совместной работой регистра сдвига 16, элемента И-НЕ 17 мультиплексора 18. На тактовый вход регистра 16 сдвига поступает самый старший разр д двоичного счетчика 5, по заднему фронту этого разр да выполн етс  операци  записи информации в регистр 16 сдвига. Все выходы второго регистра сдвига 16 соедин ютс  между собой через элемент И-НЕ 17, выход которого подключен к управл ющему входу регистра 16 сдвига. Поэтому до тех пор, пока на одном из выходов второго регистра 16 сдвига имеетс  логический нуль, в него будут записьшатьс  сигналы логической единицы. После трех периодов поиска по всем уроврегистра 16 сдвиг  будет логически) нуль. Благодар  этому логический нуль будет только на одном выходе регистра 16 сдвига или на выходе элемента И-НЕ 17. Выходу элемента И-НЕ 17 поставлены в соответствие все первые слова зон блока 14. Трем выходам регистра 16 сдвига поставлены в соответствие все вторые, третьи и четвертые слова зон блока 14 соответственно. Опрос значений выходов регистра 16 сдвига и выхода элемента И-НЕ 17 выполн ет мультиплексор 18, на управл ющий вход которого поступают два средних разр да двоичного счетчика 5. На выходе мультиплексора 18 по вл етс  признак ,обозначающий выполн ть блоку 14 операцию записи или операцию считывани  данного слова.

Адрес обращени  к слову в блоке 14 образуетс  объединением старших и средних разр дов двоичного счетчика 5, присутствующих на его первом и втором выходах.

Такт проверки изменени  значени  запроса в данном уровне прерывани  одинаков дл  всех зон блока .14, Он состоит из под чи кода уров н  прерывани  на дешифратор 6 и второй адресный вход блока 14, операции записи текущего значени  запроса с выхода элемента ИЛИ 10 в триггер 13, четырех операций обращени  к блоку 14, трех операций записи значени  за проса за три предьщущих периода проверки и операции записи сигнала прерывани  с выхода элемента И 25 в тригер 24. Строб записи информации в триггер 13 формируетс  элементом И 12 по совпадению двух инверсных значений средних разр дов двоичного счетчика 5 и строба, присутствующего на первом выходе генератора 11. При этом триггер 13 зафиксирует значение запроса на весь такт поиска, это обеспечивает возможность асинхронной работы источника запросов по отношению к устройству,. Значение запроса с выхода триггера 13 поступит на информационный вход блока 14. Эта информаци  будет записана в блок 14 тогда, когда с выхода мультиплексора 18 поступит признак записи. После записи значени  запроса в триггер 13 вьшолн ютс  четыре операции обращени  к блоку 14, кажда  из которых сопровождаетс  признаком записи

или счит.1ва1И  , ггос.тупающим из мульплексора 18. Этот же признак поступает и на управл ющий вход регистра 15 сднига, который во врем  операци записи в блок 14 пропустит такт записи информации. Операции записи значени  запроса с выхода блока 14 в регистр 15 сдвига выполн ютс  во врем  трех операций считывани  информации из блока 14. Синхронизацию работы блока 14 и триггера 13 выполн ет генератор 11. В блоке 14 значение запроса запишетс  с выхода триггера 13, что обеспечит использование значени  запроса в следуюиш периоды проверки. После четырех операций обращение к блоку 14 в регистре 15 сдвига имеем трехразр дно слово, содержащее значение за три предьиущих периода проверки. Информаци  с выхода регистра 15 сдвига параллельным трехразр дным кодом поступает на дешифратор 20 и мажоритарньй элемент 21.

С выхода мажоритарного элемента 21 сигнал поступает на второй вход элемента 22.

Элемент 22 сравнивает состо ние триггера 13, равное текущему значению запроса, с сигналом с выхода элемента 21 и формирует на выходе сигнал разрешени  (логическа , единица ) в случае несовпадени  сигнало на его входах и сигнал запрета (логический ноль) в случае совпадени .

Блок 19 содержит признаки разрешени  формировани  прерывани  по по  влению и по сн тию запроса.

Адрес обращени  к слову блока 19 образуетс  сли нием старших разр дов счетчика 5 и информации на выходе триггера 13. В блоке 19 в слове , соответствующем данной зоне блока 14 и значению запроса,поступающему из триггера 13, хранитс  информаци  разрешено (логическа  единица)если разрешено формирование сигнала прерьшани  по сн тию запрос и запрет (логический ноль) в противном случае.

Элемент И 25 формирует значение сигнала прерывани  логическа  единица при по влении трех сигналов разрешено на выходах блока 19 дешифратора 20 и элемента 22 и значени логический ноль в противном случае.

Строб записи информации в триггер 24 формируетс  элементом И 23

91112365 0

по совпадению двух пр мых значений Применение изобретени  позвол ет ередни разр дов двоичного счетчика расширить функциональные возмож5 и прису ствую,цего на чет- ности и улучшить помехозащищенность в.ертом выходе генератора 11.устройства.

Claims (1)

1. УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ПРЕРЫВАНИЯ, содержащее элемент НЕ, первый элемент И, двоичный счетчик, первый дешифратор, группу элементов И, элемент ИЛИ, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И - с выходом элемента НЕ, выход первого элемента И - с счетным входом двоичного счетчика, первый выход двоич-. ного счетчика - с входом дешифратора и адресным выходом устройства, каждый выход дешифратора - с первым входом одноименного элемента И группы, вторые входы элементов И группы - с одноименными запросными входами устройства, выходы элементов И группы с входами элемента ИЛИ, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности формирования общего сигнала прерывания по появлению запроса прерывания и по его снятию, а также' улучшения помехозащищенности устройства, в него дополнительно введены генератор импульсов, второй, третий и четвертый элементы И, первый триггер, первый блок памяти, два регистра сдвига, элемент И-НЕ, мультиплексор, вто- рой блок памяти, второй дешифратор, мажоритарный элемент, элемент сложения по модулю два, второй триггер, причем второй выход двоичного счетчика соединен с первым входом второго элемента И, с первым входом адреса первого блока памяти, с первым входом мультиплексора, с первым входом третьего элемента И, третий выход двоичного счетчика соединен с входом запуска генератора импульсов, первый выход двоичного счетчика - с вторым входом адреса первого блока памяти, с первым входом адреса второго блока памяти, с тактовым входом первого регистра сдвига, первый выход генера- g тора импульсов соединен с вторым входом второго элемента И, второй выход генератора импульсов - с тактовым входом первого блока памяти, третий выход - с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, выход элемента ИЛИ - с информационным входом первого триггера, выход второго элемента И - с тактовым вхо'дом первого триггера, выход первого триггера - с информационным входом первого блока памяти, вторым входом .адреса второго блока памяти, с первым входом элемента сложения по модулю два, выход первого блока памяти соединен с первым управляющим входом второго регистра сдвига, выходы первого регистра сдвига - с входами элемента И-НЕ и вторым входом мультиплексора, выход элемента И-НЕ - с управляющим входом первого регистра сдвига и третьим входом мультиплексора, выход мультиплексора соединен с уп-_ равняющим входом первого блока памяти и вторым управляющим входом второго регистра сдвига, выход второго регистра сдвига соединён с входом второго дешифратора и входом мажоритарного элемента, выход мажоритарного элемента соединен с вторым входом элемента сложения по модулю два, выход второго блока памяти соединен с первым входом четвертого элемента И, выход второго дешифратора - с вторьм входом четвертого элемента И, выход элемента сложения по модулю два - с третьим входом четвертого элемента И, выход которого соединен с информационньяи входом второго триггера, выход третьего элемента И соединен с тактовым входом второго триггера, вход сброса второго триггера - с входом сброса устройства, нулевой вход второго триггера соединен с сигнальным входом устройства,выход второго триггера - с входом элемента НЕ и является выходом пркрывания устройства.