SU1290327A1 - Устройство формировани сигнала прерывани - Google Patents

Abstract

Изобретение относитс  к области цифровой вычислительной техники и может быть использовано в системах прерывани  вычислительных систем , в том числе в управл ющих вычислительных машинах и комплексах. Целые изобретени   вл етс  улучшение помехозащищенности устройства. Устройство содержит три регистра сдвига, два мажоритарных элемента, восемь элементов И, два мультиплексора , элемент НЕ, счетчик, дешифратор , группу элементов И, элемент ИЛИ, генератор импульсов, два триггера , два блока пам ти, элемент И-НЕ, элемент сложени  по модулю два. В устройстве происходит запрет формировани  запроса прерывани  от помех, отсто щих друг от друга точно на три периода опроса. 1 ил. (Л

Description

.Изобретение относитс  к цифровой вычислительной технике и может быть использовано в системах прерывани  вычислительных систем, в том числе в управл юр1их вычислительных машинах и комплексах.

Цель изобретени  - улучшение помехозащищенности устройства,

На чертеже представлена структурна  схема устройства.

Устройство содержит тактовый вход 1, запросные входы 2, элемент НЕ 3, элемент И 4, счетчик 5, дешифратор 6, элементы И 7 - 9 группы, элемент ИЛИ 10, генератор 11 импульсов, элемент И 12,триггер 13, блок 14 пам ти , регистры 15 и 16 сдвига, элемент И-НЕ 17, мультиплексор 18, регистр 19 сдвига, мажоритарные элементы 20 и 21, блок 22 пам ти, элемент 23 сложени  по модулю два, элементы И 24 и 25, триггер 26, элементы.И 27- 30, мультиплексор 31, адресные выходы 32 устройства, выход 33 прерывани , сигнальный вход 34, вход 35 сброса.

Устройство работает следующим образом .

Двоичн151й счетчик 5, на который с некоторой частотой поступают импульсы по входу 1, при помощи дешифратора 6 и группы элементов И 7-9 в каждом такте проверки наличи  за- проср на входах 2 провер ет уровень прерывани , номер которого совпадает с содержимым старших разр дов двоичного счетчика 5, поступающих в первый дешифратор 6 со старших разр дов двоичного счетчика 5. Эта проверка уровн  прерывани  заключаетс  в сравнении значений запроса за три предыдущих периода проверки, хран щихс  в блоке 14 пам ти, с текущим значением запроса и определении факта изменени  значени  запроса. Если в данном уровне прерывани  нет изменени  значени  запроса, то через некоторое врем  происходит изменение . на единицу старших разр дов двоичного счетчика 5 и провер етс  следующи по пор дку уровень прерывани . Если имеетс  изменение значени  запроса, просмотр прекращаетс , устанавливаетс  в 1 триггер 26 и на выход 33 подаетс  сигнал прерывани , а содержимое двоичного счетчика 5 используетс  дл  формировани  начального адреса прерывающей программы на вы

5

0

5

ходах 32, Сигнал с выхода триггера 26 поступает также на элемент НЕ 3 и запрещает прохождение импульсов с выхода 1 через элемент И 4 на счетный вход двоичного счетчика 5, фиксиру  его состо ние. После передачи управлени  прерывающей программы с входа 34 поступает сигнал, сбрасывающий второй триггер 26 и процедура поиска запросов возобновл етс .

Через некоторое врем  происходит изменение на единицу старших разр дов двоичного счетчика 5 и провер етс  следующий по пор дку уровень прерывани .

Проверка уровней прерывани  дл  формировани  сигнала прерывани  заключаетс  в сравнении значени  сигнала запроса за три предыдущих периода проверки, хран щихс  в блоке 14 пам ти, с текущим значением запроса и определении факта изменени  значени  запроса. По сним работу первого блока 14 пам ти. Первьй блок 14 пам ти - это оперативное запоминающее устройство ( ОЗУ) с организацией 1 разр д к М слов.

В первом блоке 14 пам ти каждому уровню прерывани  отведена зона из четырех одноразр дных слов, идущих подр д одно за другим. Зона первого блока 14 пам ти определ етс  старшими разр дами двоичного счетчика 5, ее номер совпадает с номером уровн  прерывани .

В течение периода поиска по всем уровн м проверка значени  запроса выполн етс  в стандартном такте проверки . В этот такт проверки выполн етс  одна операци  записи информации в блок 14 пам ти и три операции считывани  информации из первого блока 14 пам ти. Обращение к че5 тырем словам зоны первого блока 14 пам ти выполн етс  с помощью двух средних разр дов двоичного счетчика 5. Это обращение к словам первого блока 14 пам ти выполн етс  по

0 очереди, т.е. вначале к первому слову зоны, далее к второму, третьему и затем к четвертому. Дл  какого слова выполн етс  операци  записи информации, определ ет управл юща 

5 информаци , поступающа  из мультиплексора 18 на управл ющий вход блока 14 пам ти.

Дл  данного периода поиска по всем уровн м прерывани  номер слова

0

5

0

в зоне блока 14 пам ти, в которое выполн етс  запись информации, один и тот же.

В конце периода поиска этот номер измен етс  циклически, т.е. если в данный период поиска запись выполн етс  в слово зон блока 14 пам ти номер четыре, то в следующий период запись информации выполн етс  в слово зон номер один, а по прошествии еще двух периодов поиска - .снова в слово номер четыре и т.д.

Номер слова зон первого блока 14 пам ти, в которое выполн етс  запись информации, формируетс  совмест- -5ода проверки в регистр 19 сдвига, заной работой регистра 16 сдвига,эле-писи сигнала прерывани  с выхода элемента И-НЕ 17, мультиплексора 18.мента И 24 в триггер 26. Строб запи- На тактовый вход первого регистраси информации в триггер 13 формирует- 16 сдвига поступает самый старший с  элементом И 12 по совпадению двух разр д двоичного счетчика 5, по зад- 20инверсных значений средних разр дов

нему фронту которого выполн етс  операци  записи информации в первый регистр 16 сдвига. Все выходы первого регистра 16 сдвига соедин ютс  между собой через элемент И-НЕ 17, выход которого подключен к входу данных регистра 16 сдвига. Поэтому до тех пор, пока на одном из выходо регистра 16 сдвига имеетс  О, в него записываютс  сигналы 1. Пос- ле трех периодов поиска по всем уровн м прерывани  элемент И-НЕ 17 переключаетс , после чего в течение периода поиска на управл ющем входе первого регистра 16 сдвига по вл етс  О. Благодар  этому.О присутствует только на одном выходе регистра сдвига или на выходе эле- :мента И-НЕ 17. Выходу элемента И-НЕ 17 поставлены в соответствие все первые слова зон первого блока 14 пам ти. Трем выходам регистра 16 сдвига поставлены в соответствие все вторые, третьи и четвертые слова зон первого блока 14 пам ти соответственно . Опрос значений выходо регистра 16 сдвига и выхода элемент И-НЕ 17 выполн ет мультиплексор 18, на управл ющий вход которого поступают два средних разр да двоичного счетчика 5. На выходе мультиплексора 18 по вл етс  признак, указывающ выполн ть первому блоку 14 пам ти операцию записи или считывани  данного слова.

Адрес обращени  к слову в блоке 14 пам ти образуетс  объединением старших и средних разр дов двоичного счетчика 5,

Такт проверки изменени  значени  запроса в данном уровне прерывани  одинаков дл  всех зон первого блока

14пам ти. Он состоит из подачи кода уровн  прерывани  на дешифратор 6 и второй адресный вход блока 14 пам ти, операции записи текущего значени  запроса с выхода элемента ИЛИ 10 в триггер 13, четырех операций обращени  к блоку 14 пам ти, трех операций записи значени  запроса за три предыдущих периода проверки в регистр

15сдвига, двух операций записи значени - , запроса за два предьщущих пери

двоичного счетчика 5 и строба, присутствующего на первом выходе генератора 11 импульсов, С выхода элемента И 12 строб поступает на тактовый вход триггера 13. При этом последний фиксирует значение запроса, поступившее на его вход, на весь такт поиска.Это обеспечивает возможность асинхронной работы источников запросов по отношению к устройству. Значение запроса с выхода триггера 13 поступает на информационный вход блока 14 пам ти, Эта информаци  записываетс  в блок 14 пам ти при поступлении с выхода

мультиплексора 18 признака записи. После записи значени  запроса в триггер 13 выполн ютс  четыре операции обращени  к блоку 14 пам ти, кажда  из которых сопровождаетс 

признаком записи или считывани , поступающим из мультиплексора 18,Этот же признак поступает,и на управл ющий вход регистра 15 сдвига, который во врем  операции записи в блок 14

пам ти пропускает такт записи информации . Операции записи значени  запроса с выхода блока 14 пам ти в регистр 15 сдвига выполн ютс  во врем  трех операций считывани  информации из блока 14 пам ти.

Регистр 19 сдвига пропускает два такта записи информации. Первый пропущенный такт - такт операции записи в блок 14 пам ти, как и в регистре 15 сдвига. Второй пропущенный такт- это такт считывани  информации из того слова зоны блока 14, которое было записано раньше двух других

слов и которое в следующий такт проверки будет обновлено.

Мультиплексор определ ет, в какие два обращени  к словам зоны блока 14 выполн ть запись информации, а в какие - не выполн ть запись информации в регистр 19 сдвига. Это достигаетс  путем совместной работы регистра 16 сдвига, элемента И-НЕ 17, элементов И 27 - 30 и мультиплексора 31. Как отмечено вьппе, О присутствует только на одном выходе регистра 16 сдвига или на выходе элемента И-НЕ 17. Данные с выхода первого регистра 16 сдвига и элемента И-НЕ 17 подаютс  на входы элементов И 27-30 при этом на выходах двух из четырех элементов И 27 - 30 присутствуют сигналы 1, а на выходах двух других - .О. Опрос значений выходов элементов И 27 - 30 выполн ет мультиплексор 31, на управл ющие входы которого поступают два средних разр да двоичного счетчика 5 (так же, как на управл ющие входы мультиплексора 18). На выходе мультиплексора 31 по вл етс  признак, указывающий, выполн ть регистру сдвига запись данных, присутствующих на выходе блока 14, или пропустить такт записи информации.

Синхронизацию работы блока 14 пам ти , триггера 13 и регистров 15, 19 сдвига выполн ет генератор 11 импульсов . I

В блок 14 пам ти значение запроса записываетс  с выхода триггера 13,что обеспечивает использование значени  запроса в следующие пери- . оды проверки.

После четырех операций обращени  к блоку 14 пам ти в регистре 15 сдвига имеем трехразр дное слово, содержащее значени  запроса за три предыдущих периода проверки, а в регистре 19 сдвига - двухразр дное слово, содержащее значени  запроса за два предыдущих периода проверки. Информаци  с выхода регистра 15 сдвига параллельным трехразр дным кодом поступает на мажоритарный элемент 20. Информаци  с выхода регистра 19 сдвига параллельным двухразр дным кодом поступает на мажоритарный элемент 21, на который поступает также информаци  с выхода триггера 13. С, выходов первого и второго мажоритарных элементов 20 и 21 сигналы поступают на входы элемента 23 сложени  по модулю два, который их сравнивает и формирует на выходе сигнал разрешени  (1) в случае несовпадени 

сигналов на его входах и сигнал запрета (О) в случае совпадени .

Блок 22 пам ти - это посто нное запоминающее устройство (ПЗУ) с организацией 1 разр д X Р слов, который

содержит признаки разрешени  формировани  прерывани  по по влению и/или по сн тию запросов.

Адрес обращени  к слову блока 22 пам ти образуетс  сли нием старших

разр дов двоичного счетчика и информации на выходе мажоритарного элемента 21.

В блоке 22 пам ти в слове, соответствующем данной зоне первого блока 14 пам ти и значению запроса, полученного на выходе мажоритарного элемента 21, хранитс  информаци  раз-решени  (1, если разрешено формирование сигнала прерывани  по сн тию

или по влению запроса) и запрета (О в противном случае).

Элемент И 24 формирует значение сигнала прерывани  (1) при по влении СИГ1-1ЛЛОВ разрешени  на выходе блока 22 пам ти и элемента 23 сложени  по модулю два и значение О в противном случае,

Информаци  с- выхода элемента И 24 поступает на информацирнный вход триггера 26. Строб записи информации в триггер 26 поступает на его тактовый вход и формируетс  третьим элементом И 25 по совпадению двух пр мых значе- НИИ разр дов двоичного счетчика 5 и строба, присутствующего на четвертом выходе генерач;ора 11 импульсов.

Запись информации в регистры 15 и 19 сдвига выполн етс  по стробу, присутствующему на третьем выходе генератора 11 импульсов.

Генератор 11 импульсов обеспечивает синхронную работу узлов устройст- ва, вырабатыва  на своих выходах импульсы таким образом, что импульс на первом выходе начинаетс  раньше,чем на втором, на втором выходе - раньше, чем на третьем, на третьем выходе - раньше, чем на четвертом. Генератор 11 импульсов построен на основе ре- гистра сдвига, управл емого двум  младшими разр дами двоичного счетчика 5,

При включении питани  узлы устройства наход тс  в неопределенном состо нии. Поэтому существует сигна сброса по включению питани . Этот сигнал поступает на вход 35.

Формула, изобретени

Устройство формировани  сигнала прерывани , содержащее элемент НЕ, четыре элемента И, счетчик, дешифратор , группу элементов И, элемент ИЛИ, генератор импульсов, два триггера , два блока пам ти, два регистра сдвига, элемент И-НЕ, первый мултиплексор , первый мажоритарный элемент , элемент сложени  по модулю два, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И соединен с выходом элемента НЕ, выход первого элемента И соединен со счетным входом счетчика , выходы старших разр дов счетчика соединены с входами дешифратора, с адресными выходами устройства, с первыми входами адреса первого блока пам ти, с первыми входами адреса второго блока пам ти, выход последнего разр да счетчика соединен с тактовым входом первого регистра сдвига, выходы дешифратора соединены с первыми входами соответствующего элемента И группы, вторые входы элементов И группы соединены с одноименными запросными входами, устройства , выходы элементов И группы соединены с входами элемента ИЛИ, инверсные выходы средних разр дов счетчика соединены с первым входом второго элемента И, выходы средних разр дов счетчика соединены с вторым входом адреса первого блока пам ти , с управл ющими входами первого мультиплексора и первым входом третьего элемента И, выходы младших разр дов счетчика соединены с входом запуска генератора импульсов , первый выход генератора импуль сов соединен с вторым входом второго элемента И, второй выход генератора импульсов соединен с тактовым входом первого блока пам ти, третий выход генератора импульсов соединен с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, выход элемен0

5

та ИЛИ со единен с информационным входом первого триггера, выход второго элемента И соединен с тактовым входом первого триггера, выход пер- вого триггера соединен с информационным входом первого блока пам ти , выход первого блока пам ти соединен с первым управл ющим входом I . второго регистра сдвига, выходы

0 первого регистра сдвига соединены с входами элемента И-НЕ и с информационными входами первого мультиплексора , выход элемента И-НЕ соеди- нен с., информационным входом первого

5 регистра сдвига и с информационным входом первого мультиплексора, выход первого мультиплексора соединен с управл ющим входом первого блока пам ти и с вторым управл ющим входом второго регистра сдвига, выходы второго регистра сдвига соединены с входами первого мажоритарного элемента , выход мажоритарного элемента соединен с первым входом элемента сложени  по модулю два, выход второго блока пам ти соединен с первым входом четвертого элемента И, выход элемента сложени  по модулю два соединен с вторым входом четвертого

0 элемента И, выход четвертого элемен- ,та И соединен с информационным вхо- . дом второго триггера, выход третьего элемента И соединен с тактовым входом второго триггера, первый вход

5 сброса второго триггера соединен с входом сброса устройства, второй вход сброса второго триггера соединен с сигнальным входом устройства, выход второго триггера соединен с

0 входом элемента НЕ и  вл етс  выходом прерывани  устройства, отличающеес  тем, что, с целью улучшени  помехозащищенности устройства , в него введены третий регистр

5 сдвига, второй мажоритарный элемент, п тый, шестой, седьмой и восьмой элементы И, второй мультиплексор,причем выходы средних разр дов счетчика соединены с управл ющими входами

0 второго мультиплексора, третий выход генератора импульсов соединен с тактовым входом третьего регистра сдвига, выход первого триггера соединен с входом второго мажоритар5 ного элемента, выход первого блока пам ти соединен с первым управл ющим входом третьего регистра сдвига , первый выход первого регистра

сдвига соединен с первым входом п того элемента И и с первым входом шестого элемента И, второй выход первого регистра сдвига соединен с вторым входом шестого элемента И и с первым входом- седьмого элемента И, третий выход первого регистра сдвига соединен с вторым входом седьмого элемента И и с первым входом восьмого элемента И, выход элемента И-НЕ соединен с вторыми входами п того и восьмого элементов И,

выходы элементов И с п того по восьмой соединены с информационными входами второго мультиплексора, выход второго мультиплексора соединен с вторым управл ющим входом третьего регистра сдвига, группа выходов которого соединена с группой входов второго мажоритарного элемента, выход которого соединен с вторым входом адреса второго блока пам ти и с вторым входом элемента сложени  по модулю два.

Составитель М.Кудр шев Редактор И.Рыбченко Техред А.Кравчук Корректор Е.Сирохман

заказ 7903/47 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.А/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

Claims (1)

1. Формула, изобретения

   Устройство формирования сигнала прерывания, содержащее элемент НЕ, четыре элемента И, счетчик, дешифратор, группу элементов И, элемент ИЛИ, генератор импульсов, два триггера, два блока памяти, два регистра сдвига, элемент И-НЕ, первый мультиплексор, первый мажоритарный элемент, элемент сложения по модулю два, причем первый вход первого элемента И соединен с тактовым входом устройства, второй вход первого элемента И соединен с выходом элемента НЕ, выход первого элемента И соединен со счетным входом счетчика, выходы старших разрядов счетчика соединены с входами дешифратора, с адресными выходами устройства, с первыми входами адреса первого блока памяти, с первыми входами адреса второго блока памяти, выход последнего разряда счетчика соединен с тактовым входом первого регистра сдвига, выходы дешифратора соединены с первыми входами соответствующего элемента И группы, вторые входы элементов И группы соединены с одноименными запросными входами, устройства, выходы элементов И группы соединены с входами элемента ИЛИ, инверсные выходы средних разрядов счетчика соединены с первым входом второго элемента И, выходы средних разрядов счетчика соединены с вторым входом адреса первого блока памяти, с управляющими входами первого мультиплексора и первым входом третьего элемента И, выходы младших разрядов счетчика соединены с входом запуска генератора импульсов, первый выход генератора импульсов соединен с вторым входом второго элемента И, второй выход генератора импульсов соединен с тактовым входом первого блока памяти, третий выход генератора импульсов соединен с тактовым входом второго регистра сдвига, четвертый выход генератора импульсов соединен с вторым входом третьего элемента И, выход элемен8 та ИЛИ соединен с информационным входом первого триггера, выход второго элемента И соединен с тактовым входом первого триггера, выход пер5 вого триггера соединен с информационным входом первого блока памяти, выход первого блока памяти соединен с первым управляющим входом

   I ' второго регистра сдвига, выходы 10 первого регистра сдвига соединены с входами элемента И-НЕ и с информационными входами первого мультиплексора, выход элемента И-НЕ соединен с., информационным входом первого 15 регистра сдвига и с информационным входом первого мультиплексора, выход первого мультиплексора соединен с управляющим входом первого блока памяти и с вторым управляющим входом

   20 второго регистра сдвига, выходы второго регистра сдвига соединены с входами первого мажоритарного элемента, выход мажоритарного элемента соединен с первым входом элемента

   25 сложения по модулю два, выход второго блока памяти соединен с первым входом четвертого элемента И, выход элемента сложения по модулю два соединен с вторым входом четвертого

   30 элемента И, выход четвертого элемента И соединен с информационным вхо- . дом второго триггера, выход третьего элемента И соединен с тактовым входом второго триггера, первый вход

   35 сброса второго триггера соединен с входом сброса устройства, второй вход сброса второго триггера соединен с сигнальным входом устройства, выход второго триггера соединен с

   40 входом элемента НЕ и является выходом прерывания устройства, отличающееся тем, что, с целью улучшения помехозащищенности устройства, в него введены третий регистр

   45 сдвига, второй мажоритарный элемент, пятый, шестой, седьмой и восьмой элементы И, второй мультиплексор,причем выходы средних разрядов счетчика соединены с управляющими входами 50 второго мультиплексора, третий выход генератора импульсов соединен с тактовым входом третьего регистра сдвига, выход первого триггера соединен с входом второго мажоритар55 ного элемента, выход первого блока памяти соединен с первым управляющим входом третьего регистра сдвига, первый выход первого регистра сдвига соединен с первым входом пятого элемента И и с первым входом шестого элемента И, второй выход первого регистра сдвига соединен с вторым входом шестого элемента И и с первым входом· седьмого элемента И, третий выход первого регистра сдвига соединен с вторым входом седьмого элемента И и с первым входом восьмого элемента И, выход элемента И-НЕ соединен с вторыми входами пятого и восьмого элементов И, выходы элементов И с пятого по восьмой соединены с информационными входами второго мультиплексора, выход второго мультиплексора соединен с 5 вторым управляющим входом третьего регистра сдвига, группа выходов которого соединена с группой входов второго мажоритарного элемента, выход которого соединен с вторым вхоЮ дом адреса второго блока памяти и с вторым входом элемента сложения по модулю два.