SU960955A1 - Реверсивный регистр сдвига - Google Patents

Description

Изобретение относитс  к дискретной автоматике и вычислительной технике и может быть использовано при разработке арифметических устройств.

. Известен реверсивный регистр сдвига, содержащий  чейки пам ти, кажда  из которых состоит из триггера , элемента И-ИЛИ-НЕ, и шины управлени  сдвигом вправо и влево 1.

Недостатком данного регистра  вл етс  невысокое быстродействие при осуществлении сдвига информации на число разр дов больше одного.

Наиболее близким к изобретению по технической сущности  вл етс  реверсивный регистр сдвига, который содержит  чейки пам ти, два элемента задержки, два элемента ИЛИ, элемент И-ИЛИ, шины управлени .Ячейка пам ти состоит из триггера и элемента И-ИЛИ-НЕ, выход которого под- , ключен к одному из входов триггера данной  чейки пам ти, первый вход элемента И-ИЛИ-НЕ каждой  чейки пам ти соединен с выходом триггера предыдущей  чейки пам ти, второй -вход элемента И-ИЛИ-НЕ каждой  чейки пам ти подк.пючен к выходу триггера последующей  чейки пам ти., выход элемента И-ИЛИ подключен к другому

входу триггера каждой  чейки пам ти, выходы элементов ИЛИ соединены с третьим и четвертым входами элемента И-ИЛИ-НЕ каждой  чейки пам ти, первый и второй входы элемента И-ИЛИ подсоединены к первым выходам элементов задержки, вхо.цы которых соединены с шинами управлени  сдвигом, вторые ВЫХО.ДЫ элементов задержки

10 подключены соответственно к первым входам элементов ИЛИ, вторые входы которых соединены с третьим и четвертым входами элемента И-ИЛИ и шинами управлени  сдвигом {2.

15

Недостатком известного реверсивного регистра сдвига  вл етс  низкое быстродействие при осуществлении сдвига информации на число разр дов больше одного, так как при сдвиге 20 информации на N разр дов необходимо подать последовательно N управл ющих сигналов.

Целью изобретени   вл етс  повышение быстродействи  устройства.

25

Поставленна  цель достигаетс  тем, то в реверсивный регистр сдвига , содержащий  чейки пам ти, кажда  из которых состоит из триггера и элемента И-ИЛИ-НЕ, выход которого 30 соединен с первым входом триггера.

первый и второй элементы задержки, входы которых соединены соответственно с шинами управлени  сдвигом вправо и влево, первый и второй элементы ИЛИ, первые входы которых соединены с первыми выходами элементов задержки, элемент И-ИЛИ, первый и второй входы которого соединены с вторыми выходами элементов задержки , третий вход элемента И-ИЛИ соединен с вторым входом первого элемента ИЛИ и с шиной управлени  сдвигом вправо, четвертый вход элемента И-ИЛИ соединен с вторым входом второго элемента ИЛИ и с шиной управлени  сдвигом влево, выход элемента И-ИЛИ соединен с вторыми . входами триггеров  чеек пам ти, выход триггера каждой  чейки пам ти соединен с первым входом элемента И-ИЛИ-НЕ последующей  чейки пам ти, и тактовые шины, введен деищфратор, входы которого соединены с тактовыми шинами, выходы дешифратора подключены к вторым, третьим, четвертым и п тым входам элементов И-ИЛИ-НЕ  чеек пам ти, шестые входы элементов И-ИЯИ-НЕ  чеек пам ти соединены с выходом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с седьмыми-входами элеМентов И-ИЛИ-НЕ  чеек пам ти, выход триггера каждой  чейки пам ти соединен с восьмыми входами элементов И-ИЛИ-НЕ  чеек пам ти, кроме данной  чейки пам ти.. ,

На чертеже изображена функциональна  схема предложенного устройства .

Устройство содержит  чейки 1 пам ти , кажда  из которых состоит из элемента И-ИЛИ-НЕ 2 и триггера 3, элементы ИЛИ 4 и 5, элемент И-ИЛИ б, элементы 7 и .8 задержки, дешифраТор .9, шины 10 и 11 управлени  сдвигом вправо и влево, тактовые шины 12 и 13.

Предложенный регистр сдвига работает следующим образом.

Сдвиг информации вправо (влево) в реверсивном регистре двига происходит по переднему фронту сигнала, поступающего с выхода элемента И-ИЛИ б при наличии разрешающего (логической единицы) сигнала с выхода элемента ИЛИ 5. Одновременное наличие разрешающего сигнала на выходах элементов ИЛИ 4 и ИЛИ 5 запрещено .

Дл  того, чтобы информаци  ретистра не разрушалась по окончанию сдвига информации необходимо чтобы сигнал с выхода элемента И-ИЛИ б оканчивалс  раньше, чем разрешающий сигнал на выходе элемента ИЛИ 4.

Сдвиг информации вправо (влево) на любое количество разр дов определ етс  кодом, задаваемым на шинах 12 и.13.

Первый вариант, когда на шинах 12 иДЗ задан код 0000. При этом на первом выходе дешифратора 9 присутствует разрешающий сигнал, поступаюощй йа вторую группу входов элемента И-ИЛИ-НЕ 2 каждой  чейки 1 пам ти. На остальных выходах, дешиф-, ратора 9 присутствует запрещающий

0 (логический нуль) сигнал.

При поступлении импульсного сигнала , например, по шине 10 передний ФРОНТ данного сигнала на выходах элемента 7 задержки по вл лс  бы с

5 задержкой времени t и t. На выходе элемента ИЛИ 4 передний фронт этого сигнала возникал бы без задериски , а на выходе элемента И-ИЛИ б с задержкой t. По окончанию данного импульсного сигнала его задний фронт исчезает с задержкой времени t.и ti. На выходе элемента И-ИЛИ 6 задний фронт такого сигнала исчезает без задержки, а на выходе

элемента ИЛИ 4 - с задержкой t.

Аналогично происходит формирова-ние сигналов при поступлении импульсного сигнала по шине 11.

При задании на шинах 12 и 13 кода 0000 и при поступлении импульсного

0 сигнала на шины 10 (11) информаци  с предыдущих (последующих) триггеров 3 через элементы ИЛИ-НЕ 2 переписываетс  в последующие (предыдущие) триггеры 3, что соответствует сдвигу

5 информации в регистре вправо (влево) на один разр д.

При поступлении кода 0100 на шины 12 и 13 на третьем выходе дешифратора 9 присутствует разрешающий

0 сигнал, поступающий на вторую группу входов элемента И-ИЛИ-НЕ 2 каждой  чейки пам ти. При поступлении импульсного сигнала; на шины 10 (11) информаци  в регистре запишетс  со

5 сдвигом вправо (влево) на три разр да .

Аналогично, при задании на ttffiiHax 12 и 13 кода 1001, 0010 и т.п., осуществл етс  сдвиг информации на

дес ть, п ть и т.п. разр дов.

Таким образом, введение дешифратора и новые св зи между элементами регистра позвол ет производить . сдвиг информации в регистре на N разр дов. Информаци  сдвигаетс  на N разр дов, мину  все промежуточные N-1 разр ды путем подачи управл ющего кода и при поступлении одного импульсного сигнала на шины сдвига.

9 Тем самым повышаетс  быстродействие сдвига информации в N раз.

Использование изобретени  также позвол ет повысить кoэф ициeJHT унификации издели  за счет использовани  однотипных устройств дл 

осуществлени  сдвига информации на , разное количество разр дов.

Claims (2)

1. Справочник по цифровой вы числительной технике. Киев, Гех„ ника, 1974, с. 156-162.

2. Авторское свидетельство CCCi по за вке № 2797343/24, . кл. (3 11 С 19/00.