SU1203693A1 - Пороговый элемент - Google Patents

Пороговый элемент Download PDF

Info

Publication number
SU1203693A1
SU1203693A1 SU843685834A SU3685834A SU1203693A1 SU 1203693 A1 SU1203693 A1 SU 1203693A1 SU 843685834 A SU843685834 A SU 843685834A SU 3685834 A SU3685834 A SU 3685834A SU 1203693 A1 SU1203693 A1 SU 1203693A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
block
output
input
outputs
Prior art date
Application number
SU843685834A
Other languages
English (en)
Inventor
Олег Николаевич Музыченко
Виталий Павлович Лукоянов
Original Assignee
Ленинградский Ордена Ленина И Ордена Красного Знамени Механический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина И Ордена Красного Знамени Механический Институт filed Critical Ленинградский Ордена Ленина И Ордена Красного Знамени Механический Институт
Priority to SU843685834A priority Critical patent/SU1203693A1/ru
Application granted granted Critical
Publication of SU1203693A1 publication Critical patent/SU1203693A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени различных устройств обработки дискретной информации.
Целью изобретени   вл етс  по- вьппение надежности работы устройства за счет сокращени  объема оборудовани .
На фиг. 1 представлена структурна  схема-порогового элемента на п-взсодов с порогом а и реализацией блока формировани  сигналов блокировки в соответствии с п.2, формулы изобретени ; на фиг. 2 -структурна схема порогового элемента.на 10 входов с порогом 5 и реализацией блка формировани  сигналов блокировки в соответствии с п.З формулы изобретени ; на фиг. 3 - структурна  схма порогового элемента на 10 входов порогом 5 и реализацией блока формировани  сигналов блокировки в соответствии с п.4 формулы изобретени  .
Расположение входов и выходов разр дов регистра сдвига на фиг.2, 3 соответствует их расположению на фиг.1, п-число разр дов сдвигающего резистора, а-порог срабатывани  порогового элемента.
Предлагаемый пороговый элемент содержит регистр 1 сдвига на п разр дов 1...1 - 1...П, блок 2 контрол  фбнулени  и блок 3 формировани  сигналов блокировки, содержа- о(ий (а-1) элемент ИЛИ 4 1-4..(а-1), при этом выходы последних (п-а) разр дов регистра сдвига 1-(ат-1)-1 -п соединены с входами блока 2 контрол  обнулени , выход которого соединен с выходной шиной 5, а выходы первых а разр дов 1-1-1-а регистров сдвига соединены с входами от первого до а-го блока 3 формировани  сигналов блокировки, выходы которого от первого до а-го соединены с дополнительными входами разр дов 1 ... 1-1 ... а регистра 1 сдвига соответственно, а (а+1)-й выход-с выходной шиной 6, причем С лок 2 контрол  обнулени  может быт выполнен в виде элемента И, входы которого соединены с инверсными выходами разр дов 1-(а+1)-1-п регистра 1 сдвига, либо в виде элемента Ш1И-НЕJсоединенного входами с пр мыми выходами разр дов 1-(а+1)-1-п регистра сдвига, а блок 3 формиро036932
вани  сигналов блокировки может быть выполнен (фиг.1) в виде (а-1) элементов ИЛИ, соединенных последовательно , причем входы первого
5 элемента ИЛИ 4-1 соединены с первьм и вторым входами блока 3, входы элемента ИЛИ 4-i (,.о.,а-1) соединены с выходом элемента ИЛИ 4-(i- 1) и (1 +1)м входом блока 3, а вы10 ход - с (i fl)-M выходом блока 3, первый вход блока 3 соединен с его первьм вьгходор4, а инверсныц выход элемента ИЛИ-4-(а-1 соединен с выходом блока 3 формировани .
-|5 Блок 3 формировани  сигналов блокировки может быть выполнен (фиг.2) в виде () элемента ИЛИ 4, Входы элемента ЕЛИ 4 соединены с входами блока от первого до (i- +l )-го,, а
20 выход -.с его (141)-м выходом. Первый вход блока соединен с его первьм выходом. Инверсный выход элемента ИЛИ 4 - (а-1) соединен с ()-м . блока.
25 Блок:формировани  сигналов блокировки может быть выполнен (фиг.З) дл  случа  и , где К - число групп,объединенных. ИЛИ в виде (а-1)- 4 элементов ИЛИ 4-1-4-4. Входы
,- элемента ИЛИ 4-1 соединены с первым и вторым входами блока. Входы элемента ИЛИ 4-2 соединены с первым, вторым и третьим входами блока о Входы элемента ИЛИ 4--3 соединены с выходом элемента ИЛИ 4-2 и четвертым
входом блока. Входы элемента ИЛИ 4-4 соединены с выходом элемента ИЛИ 4-2 и четвертым и п тым входами блока„ Выход элемента ИЛИ 4-i (i 1 ,4) соединен с (1+1)-м выходом блока. Первый вход блока соединен с его первым выходом. Инверсный выход элемента 1-ШИ 4-4 соединен с ( (б- к) выходом блока.
Регистр 1 сдвига может быть
выполнен, как показано на фигЛ.Каж- дьш: разр д 1-J регистра 1 сдвига содержит два R-S триггера 7 и 8 и элементы И-НЕ 9-14,
Выходы элементов И-НЕ 10 и 13
SO соединены с входами пр мого и инвера- ного плеч триггера 7 соответственно а выходы элементов И-НЕ 9 и 14 соединены соответственно с входами пр мого и инверсного плеч триггера
53 8, пр мой и инверсный выходы которо- .го соединены соответственно с первыми и вторыми входами элементов И-НЕ - 10 к 13, вторые входы которых соединены с ннверсньгм тактовым входом разр да, причем первый вход элемента И-НЕ 9 соединен с пр мым входом переноса разр да,,первый вход элемента И-ЯЕ 14 - с инверсным входом переноса разр да, а их вторые входы - с пр мым тактовым входом разр да , пр мой и инверсный, выходы триггера 7 соединены с пр мым и инверсным выходами разр да, а пр мой и инверсный выходы переноса разр да 1-i соединены соответственно с пр мым и инверсным входами переноса разр да 1-(L-t1),a его пр мой и инверсный входы переноса соединен соответственно с пр мым и инверсным выходами разр да 1-(i-1), на пр мой и инверсный входы переноса разр да 1-1 поданы нулевой и единичный потендиал соответственно, при этом пр мой и инверсный тактовые входы всех разр дов соединены с пр мым и инверсным тактовым входами регистра сдвига, а i-й выход, блока 3 формировани  сигналов блокировки соединен с третьим входом элемента И-НЕ 14 разр да 1-i регистра сдвига, причем элементы И-НЕ 11 и 12 используютс  дл  записи в регистр сдвига входного кода, поступающего на входные информационные шины 15, а запись осуществл етс  путем подачи на вход 16 записи единичного потенциала при наличии на пр мом тактовом входе 17 нулево.го потенциала, при этом на логические входы 18 и 19,соединенные с входами элементов И 9 и.14, подаютс  логические уровни.
Возможны другие реализации записи входного кода в регистр 1 сдвига . Так при парафазном входном коде первые входы элементов И-НЕ 11 и 12 соединены соответственно с пр мой и инверсной входными шинами 15, их вторые - с входом 16 записи, а выходы - с входами пр мого и инверсного плеч R-S триггера 8.
Запись входного кода в регистр 1 сдвига может производитьс  и без использовани  элементов И-НЕ 11 и 12. Дл  этого все разр ды регистра сдвига сна иала сбрасываютс  в единичное состо ние путем подачи на шину сброса, соедин емую с входами пр мых плеч триггеров 8 всех разр дов нулевого потенциала, а затем входной код подаетс  на входы инверных плеч триггеров 8.
036934
Пороговый элемент может быть реализован и при любой другой реализации разр да регистра сдвига.
Функционирование предлагаемого 5 устройства происходит следующим образом.
В исходном состо нии в разр ды 1-1 - 1-п регистра сдвига записан входной код. По мере поступлени  10 на тактовый вход 17 порогового
элемента тактовых импульсов происходит сдвиг кода вправо, в сторону первого разр да.
В некоторый момент времени в раз- 15 р де 1-1 оказываетс  записан еди- ничньй код (единичный потенциал на выходах пр мых плеч триггеров 7 и 8). При этом сигналом с выхода инверсного плеча триггера 7 разр - 20 да 1-1 блокируетс  подача переноса в разр д 1-1 из-за по влени  нулевого потенциала на третьем входе элемента И-НЕ 14. При дальнейшем поступлении тактовых импульсов сос- 25 то ние разр да 1-1 не измен етс  независимо от сигналов на входах переноса.
При переходе в единичное состо ние разр да 1-2 регистра 1 сдвига на
обоих входах элемента ИЛИ 4-1 бло
ка 3 формировани  сигналов блокировки по вл ютс  нулевые потенциалы, что вызывает нулевой потенциал на его выходе, который поступает на третий вход элемента И-НЕ 14.разр да 1-2, блокиру  прохождение сигналов переноса . При дальнейшем поступлении тактовых импульсов состо ние разр да 1-2 не измен етс .
Работа порогового элемента происходит далее в том же пор дке. Если все разр ды 1-1 - 1-а регистра 1 сдвига наход тс  в единичном состо нии и в единичное состо ние переключаетс  разр д 1-(а+1)то на всех
входах элемента ИЛИ 4-а оказываютс  нулевые потенциалы, что вызывает на его выходе нулевой потенциал,который , поступа  на третий вход элемента И-НЕ 14 блокирует дальнейшую
работу данного разр да.
Работа продолжаетс  таким образом либо до момента обнулени  разр дов 1-п - l-(a-i-l) регистра 1 сдвига что фиксируетс  по влением
единичного потенциала на выходе блока 2 контрол  обнулени , либо до момента перехода в единичное состо ние разр дов 1-1 - ре1 истра сдвига, что вызывает по вление единичного потенциала на инверсном вьгкоде элемента И-НЕ 4-(а-1) блока 3 формировани  сигналов блокировки .
Работа устройства заканчиваетс  в момент по влени  единичного потенциала на любой из выходных шин 5 или 6 или на обоих одновременно Результат снимаетс  с вькодной шины 6.
п
Если во входном коде Z х .i а ,то
в момент .окончани  цикла работы на выходной шине 6 остаетс  нулевой потенциал, так как не все разр , 1-1 - 1-а регистра 1 сдвига Haxvj- д тс  в единичном состо нии. Если
2: X,
то к моменту окончани 
цикла работы разр дов 1-1 - 1-а регистра сдвига оказываютс  в единичном состо нии, а на выходной шине 6 - единичный потенциал.
Пред.пагаемый пороговый элемент обеспечивает сокращение объема оборудовани . В известном устройстве объем оборудовани  составл ет
L, иЬр.с. +aLp.н + L б.к.о. т.е. L - 8и + 4а+1элементов , где
Ч.с.
- количество элементов на один разр д регистра 1 сдвига;
L - количество элементов ил P W
один разр д регистра
L
S.k.o
пам ти;
- количество элементов в схеме блока контрол  обнулени .
В предложенном устройстве объем оборудовани  составл ет
Ц и Lp, а LgvL., где LP - количество элементов
на один разр д блока формировани 
сигналов, блокировки.
Ь„ 8п 4- а по числу элементов.
Таким образом, выигрыш в объеме обору довани  составл ет За-fl элементов .
Кроме того, предложенное устройство в сравнении с известным обеспечивает повьппение быстродействи . Несмотр  на то, что число тактов работы предложенного и известного порогового элементов одинаково, врем  задержки переключени  в извесТ
ном устройстве не может быть сделано меньше 42, в то врем  как в пред-, ложенном оно мож&т быть равным 3 t (при реализации блока формировани  сигналов блокировки в соответствии
с п.З формулы), что позвол ет увеличить частоту следовани  тактовых импульсов и соответственно повысить быстродействие.
Таким образом, предложенный пороговый элемент имеет меньший объем оборудовани  и большее быстродействие .
Ml
MI
IS.
ter

Claims (4)

1. ПОРОГОВЫЙ ЭЛЕМЕНТ, содержащий блок контроля обнуления, соединенный выходом с выходной шиной, а входами - с выходами последних η-α разрядов П -разрядного регистра сдвига, где q порог соединенного информационными входами с входными информационными шинами, а тактовым входом - с тактовым входом порогового элемента,вход записи которого соединен с входом записи единичного потенциала, о тличающийся тем, что, с целью повышения надежности работы устройства, в него введен блок формирования сигналов блокировки, соединенный входом с выходами первых разрядов регистра сдвига, а выходами - с их дополнительными входами и выходной шиной.
2. Элемент по п.1, отлича- ющийся тем, что блок формирования сигналов блокировки содержит а - < последовательно соединенных элементов ИЛИ, входы которых соединены с входами блока, а выходы с его выходами.
3. Элемент по п.1, отличающийся тем, что блок формирования сигналов блокировки содержит а-1 элементов ИЛИ, причем входы i-ro элемента ИЛИ соединены с входами блока от 1-го до < + 1-го,а выход - с ί +1-м выходом блока.
4. Элемент по π.1, о т л и чающий с я тем, что блок формирования сигналов блокировки содержит элементов ИЛИ, объединенных в К групп (К ? 2), входы t -го элемента ИЛИ первой группы соединены с входами блока от первого до ί +1-го } а выход - с ΐ +1-м выходом блока, входы ί -го элемента ИЛИ j —й ( j =2,., К ) группы соединены с выходом последнего элемента ИЛИ j - 1-й группы и входами блока от р + 1-го до pti -го,где р - количество входов, соединенных с входами элементов ИЛИ групп от первой до j- 1-й, а выходом - с р♦ϊ -м выходом блока.
SU843685834A 1984-01-03 1984-01-03 Пороговый элемент SU1203693A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843685834A SU1203693A1 (ru) 1984-01-03 1984-01-03 Пороговый элемент

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843685834A SU1203693A1 (ru) 1984-01-03 1984-01-03 Пороговый элемент

Publications (1)

Publication Number Publication Date
SU1203693A1 true SU1203693A1 (ru) 1986-01-07

Family

ID=21097935

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843685834A SU1203693A1 (ru) 1984-01-03 1984-01-03 Пороговый элемент

Country Status (1)

Country Link
SU (1) SU1203693A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1034188,кл. Н 03 К 19/00,04.11.80. *

Similar Documents

Publication Publication Date Title
GB1597694A (en) Clock-signal generator for a data-processing system
SU1203693A1 (ru) Пороговый элемент
RU2248033C1 (ru) Преобразователь кода грея в параллельный двоичный код
SU1677866A1 (ru) Реверсивное счетное устройство
SU1531172A1 (ru) Параллельный асинхронный регистр
SU877618A1 (ru) Регистр сдвига
SU842789A1 (ru) Микропроцессорна секци
EP1394673A1 (en) Method and circuit for incrementing, decrementing or two complementing a bit string
SU1043636A1 (ru) Устройство дл округлени числа
SU666583A1 (ru) Регистр сдвига
SU1332383A1 (ru) Последовательное буферное запоминающее устройство
SU961151A1 (ru) Недвоичный синхронный счетчик
SU991405A1 (ru) Устройство дл вывода информации
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU1083198A1 (ru) Операционный модуль
SU1174919A1 (ru) Устройство дл сравнени чисел
SU790346A1 (ru) Счетчик импульсов
SU1234881A1 (ru) Реверсивный регистр сдвига
SU1167658A1 (ru) Устройство дл сдвига информации
RU2007034C1 (ru) Устройство для формирования индексов элементов мультипликативных групп полей галуа gf (p)
SU894714A1 (ru) Микропроцессорный модуль
SU1503068A1 (ru) Устройство дл распределени и задержки импульсов
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU809397A1 (ru) Запоминающее устройство с кор-РЕКциЕй ОшибОК