SU700865A1 - Устройство дл параллельного сдвига информации - Google Patents

Устройство дл параллельного сдвига информации

Info

Publication number
SU700865A1
SU700865A1 SU782600701A SU2600701A SU700865A1 SU 700865 A1 SU700865 A1 SU 700865A1 SU 782600701 A SU782600701 A SU 782600701A SU 2600701 A SU2600701 A SU 2600701A SU 700865 A1 SU700865 A1 SU 700865A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
shift
inputs
group
bits
Prior art date
Application number
SU782600701A
Other languages
English (en)
Inventor
Алексей Иванович Заика
Василий Максимович Калатинец
Альфред Витольдович Кобылинский
Николай Григорьевич Сабадаш
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU782600701A priority Critical patent/SU700865A1/ru
Application granted granted Critical
Publication of SU700865A1 publication Critical patent/SU700865A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОГО СДВИГА ИНФОРМАЦИИ

Claims (2)

  1. Изобретение относитс  к области вычислительной техники и может быть использовано в цифровых вычислительных машинах и устройствах дискретной автоматики. Известны устройства сдвига, построенные на сдвиговых регистрах 1 . Недостатком их  вл етс  увеличение времени при сдвиге на п разр дов пропорционально п. Наиболее биизкое к изобретению техническое решение - устройство дл  параллельного сдвига информации 2, которое содержит эле менты И, ИЛИ, сгруппирова:шые по разр дам и  русам, причем в каждом разр де каждого  руса содержитс  д а элемента И и один элемент ИЛИ, входы которого подключены к выходам элементов И своего разр да, первый вход первого элемента И i-ro (i 1,2 ...) разр да и первый вход второго элемента И (i 1 го разр да первого  руса подключены к i-му информационному входу устройства, выход эл мента ИЛИ i-ro разр да j-ro  руса () 1, 2.. соединен с первым элементом И i-ro разр да. Недостатком известного устройства  вл ет с  увеличение числа  русов устройства и соответственно времени задержки при сдвиге пропорционально (п - максимальное число сдвигов , реализуемых на схеме). Цель изобретени  - увеличение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  параллельного сдвига информации , содержащее в каждом разр де группы последовательно соединенных элементов И и ИЛИ, кажда  из которых выполнена на двух элементах И и одном элементе ИЛИ, первые входы элемента ИЛИ каждой группы соединены соответственно с выходами элементов И каждой группы, одни из входов элементов И первой группы подключены к одной из информационных шин устройства, другие входы элементов И первой группы соединены соответственно с одними из шин управлени  сдвигом, введены дополнительнь1е элементы И, одни из входов которых соединены соответственно с информационными шинами устройства, а другие входы соответственно с другими шинами управлени  сдвигом, выходы дополнительных элементов И соединены со вторыми входами элементов ИЛИ первой группы. На чертеже показана функциональна  схема устройства, (даны только шесть разр дов). Устройство содержит элементы И 1-24 и ИЛИ 25-30, вход щие в первые группы разр дов , элементы И 31-42 и ИЛИ 43-48, вход щие во вторые группы разр дов, информационные ишны 49-54 устройства, выходы 55-60 устройства, шины 61-66 управлени  сдвигом. Устройство дл  параллельного сдвига инфор мации работает следующим образом. Необходимое число сдвигов достигаетс  путем подачи соответствующих управл юпдах сигналов на шины 61-66 управлени  сдвигом. Пусть, например, на информационные шины 49-54 подаетс  число 110101. Необходимо выпо нить модифицированный сдвиг в дополнительном коде вправо на 5 разр дов. Сдвигу на 5 разр дов соответствует даоичный код 0010 на шинах 61-64 управлени  сдвигом и двоичный код 10 на шинах 65, 66 управлени  сдвигом. С информахщонных 1ШШ 49-54 на выходы элементов ИЛИ 26-30 двоичное число передаетс  со сдвигом на 1 разр д вправо и имеет значение 11101 С выходов элементов ИЛИ 43-48 на выходы 55-60 устройства двоичное число передаетс  со сдвигом на 4 разр да и имеет значение 111111, что соответствует модифицированному сдвигу входного двоичного числа на 5 разр дов вправо Применение предложенного устройства позвол ет уменьшить число элементов И и ИЛИ, а следовательно, увеличить быстродействие устройства. В рассматриваемом стримере число групп элементов И и ИЛИ уменьшилось по сравнению с прототипом е 18 до 12. Быстродействие при этом увеличиваетс  в два раза. Особенно большой экономический эффект достигаетс  при реализации предложенного устройства на мультиплексорах (серии 133 КП 5 и 133 КП 7) . В этом случае, например, дл  сдвига 64-х разр л,ных чисел на 1-63 разр дов устройство будет содержать всего 128 интегральных схем и два  руса. Формула изобретени  Устройство-дл  параллельного сдвига информации , содержащее в каждом разр де группы последовательно соединенных элементов И и ИЛИ, кажда  из которых выполнена на двух элементах И и одном элементе ИЛИ, первые входы элемента ИЛИ каждой группы соединены соответственно с выходами элементов И каждой группы,одни из входов элементов И первой группы подключены к одной из информационных шин устройства , другие вхоДы элементов И первой группы соединены соответственно с одними из шин управлени  сдвигом, отличающеес  тег«, что, с целью повышени  быстродействи  устройства , в него введены дополнительные элементы И, одни из входов которых соединены соотеетственно с информационными шинами устройства, а другие входы - соответственно с другими шинами управлени  сдвигом, выходы допол штельных элементов И соединены с вторыми входами элементов ИЛИ первой группы. Источники информации, прин тые во внимание при экспертизе 1.Патент США N° 3659274, кл. 340-172.5, опублик. 24.04.72.
  2. 2.Авторское свидетельство СССР № 622079, кл. G 06 F 7/32, 10.03.77 (прототип).
SU782600701A 1978-04-03 1978-04-03 Устройство дл параллельного сдвига информации SU700865A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782600701A SU700865A1 (ru) 1978-04-03 1978-04-03 Устройство дл параллельного сдвига информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782600701A SU700865A1 (ru) 1978-04-03 1978-04-03 Устройство дл параллельного сдвига информации

Publications (1)

Publication Number Publication Date
SU700865A1 true SU700865A1 (ru) 1979-11-30

Family

ID=20758005

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782600701A SU700865A1 (ru) 1978-04-03 1978-04-03 Устройство дл параллельного сдвига информации

Country Status (1)

Country Link
SU (1) SU700865A1 (ru)

Similar Documents

Publication Publication Date Title
KR870004384A (ko) 신호 처리 회로
KR910700566A (ko) 고속 프리스케일러
SU700865A1 (ru) Устройство дл параллельного сдвига информации
GB1292783A (en) Improvements relating to integrated circuits
KR930015431A (ko) 중재자
US3125676A (en) jeeves
US3221154A (en) Computer circuits
KR840001406A (ko) 디지탈 휠터 회로
SU864340A1 (ru) Устройство дл сдвига информации
SU648978A1 (ru) Устройство дл сравнени двоичных чисел
SU976442A1 (ru) Устройство дл распределени заданий процессорам
RU2674934C1 (ru) Устройство сдвига групп данных
SU1444760A1 (ru) Устройство дл возведени в квадрат последовательного р да чисел
SU960955A1 (ru) Реверсивный регистр сдвига
SU1262573A1 (ru) Устройство дл формировани кода маски
SU799008A1 (ru) Сдвигающий регистр
SU840888A1 (ru) Устройство дл сравнени п двоичных чисел
SU1762319A1 (ru) Устройство дл сдвига информации
SU894700A1 (ru) Устройство дл сдвига информации
SU813410A1 (ru) Универсальный логический модуль
SU558275A1 (ru) Устройство дл минмизации логических функций
SU864279A1 (ru) Устройство дл сравнени чисел
SU454548A1 (ru) Узел дл сортировки информации
SU894714A1 (ru) Микропроцессорный модуль
SU608154A1 (ru) Устройство дл сравнени -разр дных двоичных чисел