SU813410A1 - Универсальный логический модуль - Google Patents
Универсальный логический модуль Download PDFInfo
- Publication number
- SU813410A1 SU813410A1 SU782659002A SU2659002A SU813410A1 SU 813410 A1 SU813410 A1 SU 813410A1 SU 782659002 A SU782659002 A SU 782659002A SU 2659002 A SU2659002 A SU 2659002A SU 813410 A1 SU813410 A1 SU 813410A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- group
- inputs
- function
- input
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в качестве логического элемента при синтезе не- _ регулярных структур дискретных устройств, а также в качестве блокапреобразователя при построении универсальных логических устройств.
Известен универсальный логический модуль, содержащий элементы И,ИЛИ £11
Его недостатком является невозможность реализовать функции от большого числа переменных.
Наиболее близким по технической сущности и достигаемому результату 15 к предлагаемому является универсальный логический модуль, содержащий две группы элементов И, выходы которых соединены со входами элемента И, прямой и инверсный выходы которого 20 являются выходами модуля, который содержит кроме того элементы НЕ [2] .
Его недостатком является низкая надежность.
Цель изобретения - повышение надеж- *5 ности за счет уменьшения числа внешних выводов.
Поставленная цель достигается тем, что модуль содержит два дешифратора и блок формирования наборов, причем 30 первый вход каждого элемента И первой группы соединен с соответствующим выходом первого дешифратора, первый вход каждого элемента И второй группы соединен с соответствующим выходом второго дешифратора, второй вход каждого элемента И первой и второй групп соединен с соответствующим выходом блока формирования наборов , входы которого и входы первого и второго дешифраторов являются входами модуля, а также тем, что блок, .формирования наборов содержит элементы ИЛИ и дешифратор, п входов, которого являются входами блока, причем первый вход i-того (ί = 1,..., 2*-2) элемента ИЛИ соединен с (1+1)-м выходом дешифратора;, второй вход i—того элемента ИЛИ, кроме первого и последнего, соединен с выходом К-го (K=i -1, если ΐ 4 2н, К =1 + 1, если ί 7/ 2°** элемента ИЛИ, вторые входы первого и последнего элементов ИЛИ соединены соответственно с первым и последним выходами дешифратора, которые как и выхода элементов ИЛИ являются выходами блока фор^рования наборов.
На фиг.1 приведена схема универсального логического модуля; на фиг.2 исполнение блока формирования наборов .
Модуль содержит внешние входы 1-3, выходы 4, дешифраторы 5 и 6, блок 7 формирования наборов. Элементы И 8 первой группы, элементы И 9 второй группы, элементы ИЛИ 10, дешифратор 11, элементы ИЛИ 12.
Модуль работает следующим образом.
В основе построения известных управляемых логических модулей лежит метод использования типовых: булевых функций относительно группы Tn преобразования (перестановки и инверсии входных переменных). При этом однотипность Функций относительно заданной группы преобразований влечет Физическое сходство схем, реализующих эти функции. Рассмотрение группы Тц преобразований показывает, что метод использования типовых функций теряет свою эффективность ввиду быстрого роста числа типовых функций'уже при mp4. Поэтому целесообразно пользоваться более крупными типами. Одной из таких групп преобразований является группа К„ .преобразований (перестановки, инверсии, подача на соответствующие входы самодвойственных функций). Типовые булевы функции относительно группы преобразований однозначно определяются параметрами-рангом и индексом. Рангом булевой функции называется количество конституент единицы в ее СДНФ. Индексом называется число пар противоположных конституент единицы в ее СДНФ. Две булевых функции относятся к одному типу, если их ранги и индексы совпадают.
Рассмотрим процесс реализации логической функции с заданным рангом Т? и индексом 3 (Фиг.1). Возможны два случая'. п_4
1. Рассмотрим случай 2 >R7/1 · На группу входов 1 подается двоичный код числа A =R - 3. При этом на R-З выхода дешифратора 5 (фиг.1) появляется сигнал 1 и функция с А-го выхода блока формирования наборов 7, принимающая значение 1 на А наборах пройдет на элемент ИЛИ 10.
На вторую группу входов 2 подается двоичный код числа В = 3, при этом на В-ом выходе·дешифратора 6 появляется сигнал ”1 и функция с 2П -В выхода блока формирования наборов, принимающая значение 1 на В наборах, проходит на выход элемента ИЛИ 10.
Таким образом, на прямом выходе элемента ИЛИ 10 реализуется функция . ₽ (*<,· ··**)=ν*<· · - ·χη)» которая принимает значение 1 на (R - 1)+ I = R наборах, из которых 3 ПРОТИВОПОЛОЖНЫ;
Пример 1. Пусть необходимо реализовать функцию от трех пере-, менных с ранком ”3 и индексом 1:А= 3-1=2 ; В=1 ;f4 =0Vl ; fs =7 ;F (x4 , x2 ,x&) = 0V1V7 т.е. полученная функция имеет· ранг 3 и индекс 1.
2. Рассмотрим реализацию функции с рангом R > 2· . В этом случае на ос- новании тождества F«F производится реализация функции F с рангом R=2n-R и индексом 3* = 2П~1 -R+3 и подаются сигналы А и В аналогично случаю 1 (R 6 2П’) , а результат получается на инверсном выходе элемента ИЛИ 10.
Пример 2. Пусть необходимо реализовать функцию с рангом 5 и индексом 2 для η =3. Определяем ранг и индекс обратной Функции R* = 2*-5 = 3; П*= 2^-5+2=1. В соответствии с п.1 определяем сигналы А и В для R* и I*. А=3-1=2, В=1, выходная функция, реализуемая на инверсном выходе имеет вид F = 2 *3*4 *5*6 с рангом 5 и с индексом 2.
Работает функциональный преобразователь следующим образом. Пусть необходимо реализовать типовую булеву функцию относительно группы самодвойственных преобразований с рангом R и индексом 3 .
1. Если Ri 2п'^, то на первую груп- пу входов 1 подаем двоичный код числа A=R-3, на вторую группу входов 2 подаем двоичный код числа В=7, на третью группу входных наружных выводов подаем входные переменные х,, х2,.., хп. На прямом выходе элемента ИЛИ 10 реализуется требуемая типовая функция. п-4
2. Если R 7 2п , то на первую группу входов 1 подаем двоичный код числа А = 2Пч-3 , на вторую группу входов 2 подаем двоичный код числа
В = 2n·'1 -R+3 / на третью группу входов 3 подаем переменный xf, χ2·· χη. На инверсном выходе элемента ИЛИ 10 реализуется требуемая типовая функция. Сравним предлагаемое устройство и известный предельно универсальный логический модуль по количеству наружных выводов.
Известный универсальный логический модуль имеет N = 2П+П +1 наружный вывод. и*®
Предлагаемый функциональный преобразователь имеет Nnp=n +2(п-1)+2= Зп+1 наружных выхода*?^
Claims (2)
- Изобретение относитс к автоматике и вычислительной технике и предназначено дл использовани в качестве логического элемента при синтезе нерегул рных структур дискретных устройств , а также в качестве блокапреобразовател при построении универсальных логических устройств. Известен универсальный логический модуль, содержащий элементы И,ИЛИ 11 Его недостатком в.Ь етс невозможность реализовать функции от боль шого числа переменных. Наиболее близким по технической сущности и достигаемому результату к предлагаемому вл етс универсальный логический модуль, содержащий две группы элементов И, выходы которых соединены со входе1ми элемента И пр мой и инверсный выходы которого вл ютс выходами модул , который содержит кроме того элементы НЕ 2 Его недостатком вл етс низка надежность.. Цель изобретени - повышение надеж ности за счет уменьшени числа внешних выводов. Поставленна цель достигаетс тем что модуль содержит два дешифратора .и блок формировани наборов, причем первый вход каждого элемента И первой группы соединен с соответствующим выходом первого дешифратора, первый вход каждого элемента И второй группы соединен с соответствующим выходом второго дешифратора, второй вход каждого элемента И первой и второй групп соединен с соответствующим выходом блока формировани наборов , входы которого и входы первого и второго дешифра торов вл ютс входами модул , а также тем, что блок, .формировани наборов содержит элементы ИЗШ и дешифратор, п входов, которого вл ютс входс№в1 блока, причем первый вход i-того (1 1,... 2-2) элемента ИЛИ соединен с (1+1)-м выходом дешифратора, второй вход 1-того элемента ИЛИ, кроме первого -и последнего, соединен с выходом К-го ( -1, если i 2- К i + 1, если 17/ 2 элемента ИЛИ, вторые входы первого и последнего элементов ИЛИ соединены соответственно с первым и последним выход 1ми дешифратора, которые как и выхода элементов иЛИ вл ютс выходами блока формировани наборов . На фиг.1 приведена схема универсального логического модул ; на фиг.2 исполнение блока формировани наборов . Модуль содержит внешние входы 1-3, выходы 4, дешифраторы 5 и 6, блок 7 формировани наборов. Элементы И 8 первой группы, элементы И 9 второй группы, элементы ИЛИ 10, дешифратор 11, элементы ИЛИ 12. Модуль работает следующим образом В основе построени известных управл емых логических модулей лежит метод использовани ТИПОВЫХ; булевых функций относительно группы Тп преобразовани (перестановки и инверсии входных переменных). При этом однотипность функций относительно заданной группы преобразований влечет физическое сходство схем реализующих эти функции. Рассмотрение группы Тп преобразований показывает, что метод использовани типовых функций тер ет свою эф4 ективность ввиду .быстрого ро та числа типовых функций уже при Поэтому целесообразно пользоватьс более крупными типами, Одной из таки групп преобразований вл етс группа KO .преобразований (перестановки, инверсии , подача на соответствующие входы самодвойственных функций). Типовые булевы функции относительно группы Kji преобразований однозначно опр.едел ютс паранетрами-рангом и индексом. Рангом булевой функции называетс количество конституент единицы в ее СДНФ. Индексом называетс число пар противоположных конституент единицы в ее СДНФ. Две булевых функции относ тс к одному типу, есл их ранги и индексы совпадают. Рассмотрим процесс реализации логической функции с заданным рангом 1 и индексбм 3 (Фиг.1). Возможны два случа ; . . 1. Рассмотрим случай 2 7/R7/1 . На группу входов 1 подаетс двоич ный код числа А R - 3. При этом на R-3 выхода дешифратора 5 (Фиг.1) по вл етс сигнал 1 и функци с А-го выхода блока формировани набо ров 7, принимающа значение 1 на А наборах пройдет на элемент ИЛИ 10. На вторую группу входов 2 подает с двоичный код числа В 3, при эт на В-ом выходедешифратора 6 по вл етс сигнал 1 и функци с выхода блока формировани наборов, принимающа значение 1 на В наборах , проходит на выход элемента ИЛИ 10. Таким образом, на пр мом выходе элемента ИЛИ 10 реализуетс функци (,...,--,n)4fa() . котора принимает значение 1 на (R - 1)+ J R наборах, из которых d противоположныi Пример 1. Пусть необходи-мо реализовать функцию от трех пере-, менных с ранкой 3 и индексом B l;f4 OVl;f 7 ;F(x ,X2,Xg,) OV1V7 т.е. полученна функци имеетранг 3 ииндекс 1. 2. Рассмотрим реализацию функции с рангом R 2 . В этом случае на основании тождества FsF производитс реализаци функции F с рангом и индексом 0 -R+3 и подаютс сигналы А и В аналогично случаю 1 (R , а результат получаетс на инверсном выходе элемента ИЛИ 10. Пример 2. Пусть необходимо реализовать функцию с рангом 5 и индексом 2 дл л 3. Определ ем ранг и индекс обратной функции R 3; 3 . В соответствии с п.1 определ ем сигналы А и В дл |., , выходна функци , реализуема на инверсном выходе имеет вид F 2v3V4v5v6 с рангом 5 и с индексом 2. Работает функциональный преобразователь следующим образом. Пусть необходимо реализовать типовую булеву функцию относительно группы самодвойственных преобразований с рангом R и индексом 3 . 1.Если Я 4 , то на первую группу входов 1 подаем двоичный код числа , на вторую группу входов 2 подаем двоичный код числа , на третью группу входных наружных выводов подаем входные переменные х,,х,,.., Xfl. На пр мом выходе элемента ИЛИ 10 реализуетс требуема типова функци . 2.Если R 7 , то на первую группу входов 1 подаем двоичный код числа А 2 -З , на вторую группу входов 2 подаем двоичный код числа -R+Э , на третью группу входов 3 подаем переменный На инверсном выходе элемента ИЛИ 10 реализуетс требуема типова функци . Сравним предлагаемое устройство и известный предельно универсальный логический модуль по количеству наружных выводов. Известный универсальный логический модуль имеет N +1 наружный вывод. Предлагаемый функциональный преобразователь имеет И„, +2(п-1)+2 наружных выхода. Формула изобретени 1. Универсальный логический модуль, содержащий две группы элементов И, выходы которых соединены со входами элемента ИЛИ, пр мой и инверсный выходы которого вл ютс выходами модул , отличающийс тем, что, с целью повышени надежности за счет уменьшени числа внешних выводрв , он содержит два дешифратора и блок формировани наборов, причем первый вход каждого элемента И перво группы соединен с соответствук цим выходом первого дешифратораf первый вход каждого элемейта И второй группы соединен с сооТветстбующим выходом второго дешифратораf второй вход каждого элемента И первой и второй групп соединен с соответствуюиим выходом блока формировани наборов,входы которого и входы первого и второго дешифраторов вл ютс входгшог модул .
- 2. Модуль по п.1, отличающийс тем, что блок формировани наборов содержит элементы ИЛИ и дешифратор, п входов которого вл т ютс входами блока, причем первый вход I-того (i 1,...2 -2) элемента ИЛИ соединен с (И-1)-м выходом дешифратора второй вход 1-того v элемента ИЛИ кррме первого и последнего соединен с выходомк-того Кс I -1, если i / , к I +1, если элемента ИЛИ, вторые выходы первого и. последнего элементов ИЛИ соединены соответственно с первым и последним выходгши д оифратора, которые как и выходы элементов ИЛИ, в .л ютс выходами блока формировани наборов..Источники имформадии, прин тые во внимание при экспертизе1.Авторское свидетельство СССР 15 43(3376, кл.С 06 F 7/00,15.12.1972.2.Якубайтис Э.Я. Логические и микромодули. Рига, Знание 1975, сЛ95-197 (прототип).8/t t.«. IW4/9/КV-ФЫ2./
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782659002A SU813410A1 (ru) | 1978-08-18 | 1978-08-18 | Универсальный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782659002A SU813410A1 (ru) | 1978-08-18 | 1978-08-18 | Универсальный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU813410A1 true SU813410A1 (ru) | 1981-03-15 |
Family
ID=20783095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782659002A SU813410A1 (ru) | 1978-08-18 | 1978-08-18 | Универсальный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU813410A1 (ru) |
-
1978
- 1978-08-18 SU SU782659002A patent/SU813410A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE109289T1 (de) | Verfahren und gerät zur hochgenauigen erzeugung von gewichteten zufallsmustern. | |
EP0126962A3 (de) | Elektronisches Tastenmusikinstrument und Verfahren zu dessen Betrieb | |
US3327291A (en) | Self-synthesizing machine | |
GB1150603A (en) | Electronic Musical Instrument | |
KR880014470A (ko) | 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 | |
US4864524A (en) | Combinatorial logic-based optical computing method and apparatus | |
SU813410A1 (ru) | Универсальный логический модуль | |
Vavasis | Gaussian elimination with pivoting is P-complete | |
EP0080266A2 (en) | Discrete fourier transform circuit | |
US4051471A (en) | Key input means providing common key identifying and display driving digit timing signals | |
SU1345187A1 (ru) | Универсальный логический модуль | |
SU648978A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU935952A1 (ru) | Генератор случайных чисел | |
SU1262573A1 (ru) | Устройство дл формировани кода маски | |
SU864282A1 (ru) | Вычислительный модуль | |
SU741257A1 (ru) | Устройство дл обмена информацией | |
SU1741155A1 (ru) | Устройство дл определени дополнени множества | |
JPS57147751A (en) | Bit exchange system | |
SU1084799A1 (ru) | Устройство дл формировани остатка по модулю три | |
SU911507A1 (ru) | Универсальный логический модуль | |
SU643865A1 (ru) | Устройство дл решени неравенств | |
SU860079A1 (ru) | Таблично-алгоритмический функциональный преобразователь | |
SU960855A2 (ru) | Логарифмический преобразователь | |
SU559243A1 (ru) | Устройство дл преобразовани законов распределени | |
SU1037261A1 (ru) | Устройство дл контрол цифровых блоков |