SU643865A1 - Устройство дл решени неравенств - Google Patents
Устройство дл решени неравенствInfo
- Publication number
- SU643865A1 SU643865A1 SU762321239A SU2321239A SU643865A1 SU 643865 A1 SU643865 A1 SU 643865A1 SU 762321239 A SU762321239 A SU 762321239A SU 2321239 A SU2321239 A SU 2321239A SU 643865 A1 SU643865 A1 SU 643865A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- matrix
- codes
- elements
- converter
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
I
Изобрегение огноситс к. области вычислительной техники и может быть использовано в качестве специализированного вычислител , решающего неравенства .
Известно устройство дл решени неравенств , выполненное на основе схемы, содержащей элементы И и ИЛИ ТЛ. Недостатком этого устройства вл етс низкое быстродействие.
Наиболее близким по техническому решению к предлагаемому вл етс устройство , .содержащее элементы ИЛИ и матричные преобразователи кода, выполненные на элементах И и ИЛИ 21.
Недостатком устройства вл етс низкое быстродействие.
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс , тем, что каждый К-й матричный преобразователь кодов, где ,3, . . . Ц , содержитрГа- элементов И, причем входы каждого ( X j )-го элемента И, где
1,2р , J 1,2,
(о -l), соединены с -и информационной шиной и с соответствующей выходной щиной (K-l)-ro матричного преобразовател , а выходы элементов И соединены со входами соответствующих элементов ИЛИ матричных преобразователей кодов, первый матричный преобразователь кодов содержит р элементов И, входы каждого ((х )-го из которых соединены с { -м и j -м входами нулевой и первой ттформационных шин, где
1,2, . . . ,р , j 1,2р ,
а выходы подключены ко входак соответствующих элементов ИЛИ первого матричного преобразовател кодов, каждый -и выход всех матриц, где -1,2 .... о , соединен с одним из входов i -го элемента ИЛИ, выходы которого вл ютс выходами устройства.
Claims (2)
- Блок-схема предложенного устройства дл решени неравенств представлена на фиг. 1; на фиг, 2 изображена структурна схема матричного преобразовател кодов. Устройство (см. фиг. 1) содержит матричные преобразователи кодов 1, 2 элементы, ИЛИ 3, входные шины 4, выходные шины 5 и 6. Матричные преобразователи кодов (см, фиг. 2) содержа элементы И 7 и элементы ИЛИ 8, На фиг. 3 представлен пример схемной реализации устройства дл конкретного случа ; на фиг. 4 показано размещение информации в матричных преобра зовател х кодов дл конкретного случа реализации устройства. Работает устройство следующим образом . При ращении системы неравенств А-ЛХГА Aj A,.X, где A j -действительные числа (узловые точки), имеющие фиксированное зна чение, а X - переменна . Необходимо определ ть в какой зоне (интервале А Aj) находитс X в данный момент времени , причем: Aj ajoaj...aj,. .....+ aj; ...-HOj,pгде j -номер узловой точки, j 1,2,..., ((J -l); (Ь +l) -разр дность чисел Aj; Oji - цифры чисел Aj в коде 1 из Р, а р -основание системы счислени , 4 0,1, . . . , п . На входные шины 4 устройства в коде 1 из Р одновременно подаютс цифры Х аргумента ,X,,)jr.Xfj. причем на каждую из р шин поступает одна цифра ц. На матричный преобразовател Кодов 1 подаютс первые две цифры Хд и Xj , а остальные- на каждый из мат ричных преобразователей кодов 2. В матричном преобразователе кодов 1 по двум координатам X р и X j выбираетс один из элементов И 7. (к выходу которого в результате введени информации уже подключено соответствующее решение ) посредством подключени выхода этого элемента к входу соответствующего элемента ИЛИ 8. При этом происходит либо определение номера зоны , либо границы между зонами. В первом случа/е сигнал поступает через один из элементов ИЛИ 3 (см. фиг. l) на одну из а выходных шин 5, номер которой соответствует номеру зоны, в которой находитс X Во втором случае сигнал поступает на одну из о. -1-х координатных шин соседнего матричного преобразовател ходов 2, на одну из шин другой координаты в это врем подаетс следующа цифра х результате происходит определение окончательного ответа, как и в предыдущем матричном преобразователе кодов, или обращение к следующему матричному преобразователю кодов 2 дл Дальнейшего уточнени . Сигнал ,с последнего П -го матричного преобразовател кодов 2поступает на одну из выходных шин 5, или на одну из -1 -ых щинб, номер которой соответствует номеру той из Q 1-ых узловых точек, цифры которой полностью совпали с цифрами аргумента X , т.е. X А j . . При распространении по цепи наибольигей длины, проход щей через все П матричных преобразователей кодов и выдающей сигнал о принадлежности числа х к одной из зон, сигнал в каждом из п матричных преобразователей проходит через элемент И и Элемент ИЛИ и далее на выходе устройства через элемент ИЛИ 3и поступает на одну из выходных 5. Таким образом быстродействие предлагаемого устройства определ етс задержкой элементов И и ИЛИ, вход щих в состав устройства и имеет величину пор дка T, 2t,-n.t,-t,{(2n.i), задержка одного элемента, а tjчисло матричных преобразователей кодов, содержащихс в устройстве. На фиг. 3 показана блок-схема устройства дл конкретного случа . , yj т.е. числа Aj и X будут иметь вид r joajjaj2; - гдеа и х - четвертичные цифры, принимающие значени 0,1,2,3. Требуетс запрограммировать устройство дл решени системы неравенств; -021-4X 312 312 Х . При программировании в матричные преобразователи кодов 1 и 2 устройства необходимо ввести как узловые точки AI , так и номер зон, располагающихс между узловыми точками, В данном конкретном случае устройство будет иметь два матричных преобразоватеп кодов 1 и 2 и три элемента ИЛИ 3. Матричный преобразо.ватель кодов 1 и 2 устройства имеет размерност РхР 4x4, а матричный преобразователь кодов 2 - Р X (а -1) 4 X 2. В чейки этих матричных преобразователей кодов должна быть введена информаци таким образом, как это показано на фиг. 4. Информаци , вводима в соответ ствующую чейку, надписана непосредственно над позицией данной чейки. Ввод информации в матричные преобразователи кодов 1 и 2 физически реализуетс посредством подключени выходов элементов И ко входам элементов ИЛИ, вход щих в состав матричных преобразователей кодов. Дл сравнени чисел в известном устройстве необходимо подать количество импульсов, равное разр дности сравниваемых кодов, причем каждый импульс проходит через цепь, содержащую не менее шести логических элементов, откуда минимальнее врем сравнени п +1 разр дных кодов будет выражатьс формулой Tj 6 ( П +1) i-y / где-Ьц -задержка одного логического элемента, тогда как врем преобразовани аналогичных кодов предложенньш устройством выражаетс формулой Т5(2„+1Нц, откуда 3/7 3, т.е. предлагаемое устройство имеет приблизительно в три раза большее быстродействие . Формула изобретени Устройство дл решени неравенств, содержащее элементы ИЛИ, матричные преобразователи кодов, выполненные на элементах И и ИТЗИ, отличающеес тем, что, с целью повышени быстродействи ;В нем каждый К-ый матричный преобразователь кодов, где ,3 . . . П , содержитр- (c|,-l) элементов И, причем входы каждого(ixj) го элемента И, где i 1,2, ... р , j 1,2, .. (о -l), соединены с i -и информационной шиной и с соответствующей выходной шиной (к-l)-ro .матричного преобразовател , а выходы элементов И соединены со входами соответствующих элементов ИЛИ матричных преобразователей кодов, первый матричный преобразователь кодов содержит р элементов И, входы каждого ( j) -го из которых соединены с -м и j -м входами нулевой, и первой информационных шин, где i 1,2, . . . р , j 1,2, ... тэ , а выходы подключены ко входам соответствующих элементов ИЛИ первого матричного преобразовател кодов, каждый 4 -и выход всех матриц , где -t 1,2,(J , соединен с одним из входов -го элемента ИЛИ, выходы которого вл ютс выходами устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 326575, кл. q 06 F 7/04, 1969.
- 2.Авторское свидетельство СССР № 193160, кл. q 06 F 7/02, 1967.if 0ЛL.1Фиг. 1ZI lФиг.З;,,,.,-.i::x,7ПKи/5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762321239A SU643865A1 (ru) | 1976-02-02 | 1976-02-02 | Устройство дл решени неравенств |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762321239A SU643865A1 (ru) | 1976-02-02 | 1976-02-02 | Устройство дл решени неравенств |
Publications (1)
Publication Number | Publication Date |
---|---|
SU643865A1 true SU643865A1 (ru) | 1979-01-25 |
Family
ID=20647862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762321239A SU643865A1 (ru) | 1976-02-02 | 1976-02-02 | Устройство дл решени неравенств |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU643865A1 (ru) |
-
1976
- 1976-02-02 SU SU762321239A patent/SU643865A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU643865A1 (ru) | Устройство дл решени неравенств | |
SU796840A1 (ru) | Устройство дл определени положени чиСлА HA чиСлОВОй ОСи | |
SU741257A1 (ru) | Устройство дл обмена информацией | |
SU993263A1 (ru) | Устройство дл выделени последнего значащего разр да из последовательного кода | |
SU866576A1 (ru) | Посто нное запоминающее устройство | |
SU1278842A1 (ru) | Генератор случайного марковского процесса | |
SU1252791A1 (ru) | Устройство дл исследовани графов | |
SU488212A1 (ru) | Устройство дл веро тностного моделировани | |
SU966692A1 (ru) | Генератор многомерных случайных величин | |
SU662936A1 (ru) | Арифметическое устройство дл выполнени операций над несколькими числами | |
SU1285477A1 (ru) | Устройство дл подсчета количества единиц п-разр дного двоичного кода | |
SU963100A1 (ru) | Ассоциативное запоминающее устройство | |
SU941991A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU864279A1 (ru) | Устройство дл сравнени чисел | |
SU1441484A1 (ru) | Устройство ассоциативного кодировани и объемного сжати информации | |
SU555380A1 (ru) | Система централизованного управлени | |
SU1317435A1 (ru) | Генератор случайного процесса | |
SU588543A1 (ru) | Устройство дл сложени двоичных чисел | |
SU1188729A2 (ru) | Устройство дл сравнени чисел | |
SU771691A1 (ru) | Экстрапол тор приращений с плавающей зап той | |
SU1083201A2 (ru) | Устройство дл определени дисперсии коэффициентов Хаара | |
SU1606973A1 (ru) | Устройство дл сортировки чисел | |
SU708367A1 (ru) | Устройство дл моделировани сетевых графиков | |
SU819941A1 (ru) | Двоичный формирователь длительностииМпульСОВ | |
SU840885A1 (ru) | Устройство дл сравнени кодов |