SU771691A1 - Экстрапол тор приращений с плавающей зап той - Google Patents
Экстрапол тор приращений с плавающей зап той Download PDFInfo
- Publication number
- SU771691A1 SU771691A1 SU792714755A SU2714755A SU771691A1 SU 771691 A1 SU771691 A1 SU 771691A1 SU 792714755 A SU792714755 A SU 792714755A SU 2714755 A SU2714755 A SU 2714755A SU 771691 A1 SU771691 A1 SU 771691A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- extrapolator
- subtractors
- increment
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
54) ЭКСТРАПОЛЯТОР ПРИРАЩЕНИЙ С ПЛАВАЮЩЕГО Изобретение относитс к области вычислительной техники и может быть использовано в однородных цифровых интегрирующих структурах. Известный экстрапол тор состоит из регистров, сумматоров, преобразователей кодов, блоков выделени значащей части числа. К недостаткам известного экстрапо л тора следует отнести то, что необходимо производить предварительное сложное масштабирование переменных и приращений. Кроме того, невозможно получить точные результаты вычислений при большом диапазоне изменени переменных. Наиболее близким по технической сущности к данному вл етс экстрап л тор приращений с плавающей зап тоИ 2 , содержащий сдвигающие регистры , комбинационные сумматоры, преобразователи кодов, блоки ни значащей части числа, схемы сдв га мантисс на один разр д влево-впр во, схемы управлени сдвигами и ана лиза мантисс. Экстрапол тор с плавающей зап то позвол ет согласовать работу интегр торов автоматически без предварител ното сложного масштабировани . ЗАПЯТОЙ Однако в известном экстрапол торе возрастают расходы оборудовани , сложное управление, кроме того, невысока точность вычислени . Целью изобретени вл етс повышение точности вычислени . Поставленна цель достигаетс тем, что в экстрапол тор, содержащий блок выделени значащей части числа, вход которого вл етс информационным входом экстрапол тора, а выход соединен со входом первого сдвигающего регистра , сумматор, выход которого вл етс выходом экстрапол тора,введены п групп по п вычитателей в каждой группе и сдвигающие регистры по числу групп вычитателей, причем выходы п сдвигающих регистров подключены к соответствующим входам вычитателей первой группы, выходы вычитателей i-ой группы соединены с соответствующими входами вычитателей (+1)-ой группы, выходы вычитателей п-ой группы подключены к группе входов сумматора, управл ющие входы п сдвигающих регистров соединены с управл ющим входом устройства, выход блока выделени значащей части числа подключен к входам первого вычитател первой группы и сумматора.
На чертеже представлена блок-схема экстрапол тора, где обозначен вход 1, по которому поступает, приращение интеграла; управл ющий вход по которому поступает сигнал увеличени веса приращени интеграла в риде бинарного кода 0,lJ; блок 3 выделени значащей части числа; сдви гающие регистры 4 -4(, , в которых формируютс и хран тс весовые разности приращений первого пор дка; группы вычитателей разностей приращений ) первого, второго, третьего и п-го пор дков, сумматор б.
Экстрапол тор работает следующим образом.
На; каждом шаге вьмислени вторых, третьих, п-разностей приращений в вычитател х соответственно перезаписываютс в регистрах разности приращений первого пор дка сверху вниз. Это значит, что приращение VZ(| перезаписываетс из регистра 4 в регистр 42 приращение VZ.j)- из регистра 42В регистр 4 и т.д., а в освободившийс регистр 4 записываетс приращение интеграла 2ц. По мере продвижени информации по системе регистров -4f сверху вниз каждый раз при поступлении сигнала увеличени веса приращени интеграла (поступающего на вход 2) делаетс сдвиг информации одновременно во всех регистрах 4;(-4 f, вправо на один разр д.
При зтом в момент поступлени приращений интеграла VZj, на вход 1 наименьшее число сдвигов имеет приращение V содержащеес в регистре. 4 и равно 2 } а наибольшее число сдвигов имеет приращение V - сот держащеес в регистре 4 и равно 2 l при максимальной скорости поступлени сигналов. Это эквивалентно уменьшению веса приращений 2.„)
в 2 и 2 раз по сравнению с весом приращени интеграла V Z, соответственно .
Достоинство экстрапол тора с плавающей зап той состоит в том, что существенно упрощаетс управление, повышаетс точность вычислени .
Формула изобретени
Экстрапол тор приращений с плавающей зап той, содержащий блок выделени значащей части числа, вход которого вл етс информа:ционным входом экстрапол тора, а выход соединен
со входом первого сдвигающего регистра , сумматор/ выход которого вл етс выходом экстрапол тора, о т л и чающийс тем, что, с целью повышени точности, в него введены
1 групп по п вычитателей в каждой группе и сдвигающие регистры по числу групп вычитателей, причем выходы п сдвигающих регистров подключены к соответствующим входам вычитателей
первой группы,выходы вычитателей i-ой группы соединены с соответствующими входами втлчитателей (4-1)-ой группы, выходы вычитателей п-ой. группы подт ключены к группе входов сумматора,управл ющие входы п сдвигающих регистров соединены с управл ющим входом . устройства, выход блока выделени значащей части числа подключен к входам первого вычитател первой группы и сумматора.
Источники информации, прин тые во внимание при экспертизе
1. Авторское свидетельство СССР № 244735, кл. G 06 D 1/02, 1969.
2. Авторское свидетельство СССР
443397, кл. G 06 D 1/02, 1974 (прототип ) . .. .
/7
u
J
Claims (1)
- Формула изобретенияЭкстраполятор приращений с плавающей запятой, содержащий блок выделения значащей части числа, вход которого является информационным входом экстраполятора, а выход соединен со входом первого сдвигающего регистра, сумматор, выход которого является выходом экстраполятора, отличающийся тем, что, с целью повышения точности, в него введены η групп по η вычитателей в каждой группе й сдвигающие регистры по числу групп вычитателей, причем выходы η сдвигающих регистров подключены к соответствующим входам вычитателей первой группы,выходы вычитателей i-ой группы соединены с соответствующими входами вычитателей (!+1)-ой группы, выходы вычитателей n-ой. группы под-г ключены к группе входов сумматора,управляющие входы η сдвигающих регистров соединены с управляющим входом . устройства, выход блока выделения значащей части числа подключен к входам первого вычитателя первой группы и сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792714755A SU771691A1 (ru) | 1979-01-17 | 1979-01-17 | Экстрапол тор приращений с плавающей зап той |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792714755A SU771691A1 (ru) | 1979-01-17 | 1979-01-17 | Экстрапол тор приращений с плавающей зап той |
Publications (1)
Publication Number | Publication Date |
---|---|
SU771691A1 true SU771691A1 (ru) | 1980-10-15 |
Family
ID=20806019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792714755A SU771691A1 (ru) | 1979-01-17 | 1979-01-17 | Экстрапол тор приращений с плавающей зап той |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU771691A1 (ru) |
-
1979
- 1979-01-17 SU SU792714755A patent/SU771691A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU771691A1 (ru) | Экстрапол тор приращений с плавающей зап той | |
US3925649A (en) | Electronic computer for the static recognition of the divisibility, and the division of, numbers divisible by three, six and nine | |
SU935969A1 (ru) | Цифровой полигональный аппроксиматор | |
SU1001085A1 (ru) | Устройство дл вычислени модул комплексного числа | |
SU1129610A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух чисел | |
SU622087A1 (ru) | Цифровой вычислитель функций синуса и косинуса | |
SU521563A1 (ru) | Устройство дл преобразовани двоичного кода с масштабированием | |
SU918952A1 (ru) | Устройство дл преобразовани по функци м Уолша | |
SU691848A1 (ru) | Устройство дл вычислени корн п той степени | |
SU928363A1 (ru) | Устройство дл выполнени преобразовани Фурье | |
SU932501A1 (ru) | Устройство дл определени смешанного момента | |
SU491976A1 (ru) | Устройство дл измерени погрешности преобразователей угол-код | |
SU465715A1 (ru) | Аналого-цифровой фильтр | |
SU828199A1 (ru) | Параллельный цифровой интегратор с пла-ВАющЕй зАп ТОй | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU767774A1 (ru) | Устройство дл спектрального анализа | |
SU550642A1 (ru) | Устройство дл вычислени функций | |
SU798901A1 (ru) | Интегрирующее устройство | |
SU935814A1 (ru) | Устройство дл определени спектральных коэффициентов разложени случайного процесса по функци м Хаара | |
SU666540A1 (ru) | Устройство дл вычислени функций у=е | |
SU788025A1 (ru) | Цифровой фазометр | |
SU879603A1 (ru) | Функциональный преобразователь | |
SU517979A2 (ru) | Устройство дл управлени дифференциальным шаговым двигателем | |
SU675421A1 (ru) | Цифровой квадратор | |
SU397923A1 (ru) | Стохастический функциональный преобразователь |