SU1129610A1 - Устройство дл извлечени квадратного корн из суммы квадратов двух чисел - Google Patents

Устройство дл извлечени квадратного корн из суммы квадратов двух чисел Download PDF

Info

Publication number
SU1129610A1
SU1129610A1 SU833640686A SU3640686A SU1129610A1 SU 1129610 A1 SU1129610 A1 SU 1129610A1 SU 833640686 A SU833640686 A SU 833640686A SU 3640686 A SU3640686 A SU 3640686A SU 1129610 A1 SU1129610 A1 SU 1129610A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
blocks
elements
square root
Prior art date
Application number
SU833640686A
Other languages
English (en)
Inventor
Юрий Михайлович Захарко
Анатолий Филиппович Теслюк
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU833640686A priority Critical patent/SU1129610A1/ru
Application granted granted Critical
Publication of SU1129610A1 publication Critical patent/SU1129610A1/ru

Links

Abstract

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ. ДВУХ ЧИСЕЛ, содержащее компаратор, первьй и второй выходы которого соединены с управл ющими входами первог го и второго блоков элементов И-Ш1И соответственно, блок пам ти, выходы старших и младших разр дов которого подключены соответственно к первьм входам первого и второго умножителей. выходы которых соединены с первьм и BTopbiM входами сумматора соответственно , выход которого подключен к выходу устройства, входы первого и второго аргументов устройства соединены соответственно с первыми и вторыми информационными входами первого и второго блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно к вторьт входам первого и второго умножителей , отличающеес  тем, что, с целью повышени  точности, в него введен блок делени , выход которого соединен с входом блока пам ти, выходы первого и второго (П блоков элементов И-ИЛИ подключены к первому и второму входам блока дес лени  соответственно.

Description

11
8
1
Изобретение относитс  к вычисли ,тельной технике и может быть использовано в специализированных цифровых устройствах.
Известно устройство, содержащее элементы И-ИЛИ, регистры сдвига, компаратор, сумматор, в котором путем приближенного вычислени  находитс  значение квадратного корн  из суммы квадратов двух чисел в соответствии с алгоритмом Х+0,5Упри У+0,5Хпри
Это устройство отличаетс  простотой , высоким быстродействием, но низкой точностью вычислени  (максимальна  относительна  погрешность вычислени  около 12%).
Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  извлечени  квадратного корн  из суммы квадратов двух чисел, содержащее два блока элементов И-.ИЛИ, два компаратора, регистр сдвига, блок пам ти, два умножител  и сумматор. Работа этого устройства основана на -использовании алгоритма приближенного вычислени  квадратного корн  из суммы квадратов и заключаетс  в замене функции , линейной аппроксимирующей функцией вида Y )A|q +|В1р, где q и р - -коэффициенты управлени  аппроксимирующей пр мой. Возможный диапазон представлени  чисел А и В разбит на два поддиапазона 0, и 0,5А В,причем в каждом поддиапазоне р и q равны 0,986 и 0,236, а также0,81 и 0,591 соответственно. При этом максимальна  относительна  погрешность вычислени  составл ет 1,А%, что не позвол ет использовать данное устройство дл  класса задач теории измерений и обработки информации , где требуетс  более высока  точность вычислений корн  квадратного из суммы квадратов двух чисел 2J. .
Недостатком известного устройства  вл етс  ограниченна  точность вычислени  функции вида .
Цель изобретени  - повьщ1ение точности вычислени .
Поставленна  цель достигаетс  тем, что в устройство дл  извлечени  квадратного корн  из суммы квадратов двух чисел, содержащее компаратор, первый и второй выходы которого соединены с управл юп ими
296102
входами первого и второго блоков элементов И-ИЛИ соответственно, блок пам ти, выходы старших и младших разр дов которого подключены 5 соответственно к первым входам
первого и второго умножителей, выходы которых соединены с первым и вторым входами сумматора соответственно , выход которого подключен к выходу устройства, первого и второго аргументов устройства соединены соответственно с первыми и вторьпум информационными входами первого и второго блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно .к вторым входам первого и второго умножителей, введен блок делени , выход которого соединен с входом блока пам ти, выходы первого и второго блоков элементов И-ИЛИ подключены к первому и второму входам блока делени  соответственно.
На чертеже представлена блоксхема предлагаемого устройства.
Устройство содержит первый и второй блоки элементов И-ИЛИ 1 и 2, компаратор 3, блок 4 делени , блок 5 пам ти, первьм и второй умножители 6 и 7j сумматор 8, вход 9 первого аргумента устройства, вход 10 второго аргумента устройства и выход 11 устройства.
Работа устройства основана на замене функции Z 4 линейной аппроксимирующей функцией вида
( + к.
Z К,
А
В,
|У XI
А X, В У, если
где
А У, Б X, если 1x1 I К и Kj - коэффициенты управлени  аппроксимирующей пр мой. Возможньм диапазон представлени  чисел А и В разбиваетс  на S поддиапазонов, где S - основание системы счислени , а п выбираетс  из соотношени 
Jj-
2 СКГСС05
t 1+0
где f - максимальна  относительна  погрешность вычислений корн  квадратного из суммы квадратов двух чисел .
При этом- в каждом из поддиапазонов используетс  сво  аппроксимирующа  функци .

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ. ДВУХ ЧИСЕЛ, содержащее компаратор, первый и второй выходы которого соединены с управляющими входами первое го и второго блоков элементов И-ИЛИ соответственно, блок памяти, выходы старших и младших разрядов которого подключены соответственно к первым входам первого и второго умножителей, выходы которых соединены с первьм и вторьм входами сумматора соответственно, выход которого подключен к выходу устройства, входы первого и второго аргументов устройства соединены соответственно с первыми и вторыми информационными входами первого и второго блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно к вторьм входам первого и второго умножителей, отличающееся тем, что, с целью повышения точности, в него введен блок деления, выход которого соединен с входом блока памяти, выходы первого и второго блоков элементов И-ИЛИ подключены к первому и второму входам блока деления соответственно.
    oi96mnD ns
SU833640686A 1983-09-12 1983-09-12 Устройство дл извлечени квадратного корн из суммы квадратов двух чисел SU1129610A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833640686A SU1129610A1 (ru) 1983-09-12 1983-09-12 Устройство дл извлечени квадратного корн из суммы квадратов двух чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833640686A SU1129610A1 (ru) 1983-09-12 1983-09-12 Устройство дл извлечени квадратного корн из суммы квадратов двух чисел

Publications (1)

Publication Number Publication Date
SU1129610A1 true SU1129610A1 (ru) 1984-12-15

Family

ID=21081199

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833640686A SU1129610A1 (ru) 1983-09-12 1983-09-12 Устройство дл извлечени квадратного корн из суммы квадратов двух чисел

Country Status (1)

Country Link
SU (1) SU1129610A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229713A (en) * 1991-04-25 1993-07-20 General Electric Company Method for determining electrical energy consumption

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3829671, кл. 235-158, 1974. . 2. Авторское свидетельство СССР № 943718, кл. G 06 F 7/552, 1980 (ПРОТОТИП). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229713A (en) * 1991-04-25 1993-07-20 General Electric Company Method for determining electrical energy consumption

Similar Documents

Publication Publication Date Title
SU1129610A1 (ru) Устройство дл извлечени квадратного корн из суммы квадратов двух чисел
US3590231A (en) Digital signal generator using digital differential analyzer techniques
SU881741A1 (ru) Цифровой логарифмический преобразователь
SU877531A1 (ru) Устройство дл вычислени функции Z= @ х @ +у @
SU465715A1 (ru) Аналого-цифровой фильтр
SU392494A1 (ru) I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA
SU491129A1 (ru) Устройство дл возведени двоичных чисел в третью степень
SU894705A1 (ru) Устройство дл возведени в квадрат
SU744561A1 (ru) Устройство дл выделени значащего разр да
SU739544A1 (ru) Цифровой коррел тор
SU1070544A1 (ru) Устройство дл приближенного вычислени модул комплексного числа
SU1215162A1 (ru) Цифровой генератор синусоидальных сигналов
SU881736A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU611209A1 (ru) Цифровой функциональный преобразователь
SU1401456A1 (ru) Цифровое устройство дл вычислени логарифма числа
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU744600A1 (ru) Устройство дл вычислени значений полинома
SU434406A1 (ru) Вычислительное устройство
SU1295388A1 (ru) Устройство дл вычислени логарифмической функции
SU1569827A1 (ru) Устройство дл извлечени квадратного корн
SU1101818A1 (ru) Устройство дл извлечени квадратного корн из суммы квадратов двух чисел
SU771691A1 (ru) Экстрапол тор приращений с плавающей зап той
SU1171784A1 (ru) Умножитель
SU974371A1 (ru) Устройство дл вычислени функций SIN х и coS х
SU1608644A1 (ru) Устройство дл обработки последовательного кода "золотой" пропорции