SU1070544A1

SU1070544A1 - Устройство дл приближенного вычислени модул комплексного числа

Info

Publication number: SU1070544A1
Application number: SU823519434A
Authority: SU
Inventors: Андрей Георгиевич Беляев; Светлана Павловна Воробьева; Юрий Михайлович Захарко; Анатолий Алексеевич Мельник
Original assignee: Предприятие П/Я В-8751
Priority date: 1982-12-08
Filing date: 1982-12-08
Publication date: 1984-01-30

Abstract

УСТРОЙСТВО ДЛЯ ПРИБЛИЖЕННОГО ВЫЧИСЛЕНИЯ МОДУЛЯ КОМПЛЕКСНОГО ЧИСЛА, содержащее первый и второй регистры, первый и второй коммутаторы, первую схему сравнени и первый сумматор, причем входы первого и второго регистров подключены ; оответственно к первому и второму информационным входам.устройства, выход первого регистра соединен с первым входом первой схемы сравнени и первыми информационными вxoдa 4и первого и второго коммутаторов, вход второго регистра соединен с вторым входом первой схемы сравнени и вторыми информационными входами первого и второго коммутаторов, вход первой cxeNOj сравнени подключен к управл ющим входам первого и второго коммутаторов , выход второго коммутатора подключен к первому входу первого сумматора , отличающеес тем, что, с целью повышени точности вычислений, в него дополнительно введены второй сумматор, втора схема сравнени и третий коммутатор, причем выход первого коммутатора соединен с первым и вторым входат и второго сумматора, первым входом второй схемы сравнени и первым информационным входом третьего комму-тат ор а, вьдход первого сумматора под- § ключей к второму входу первого сум- (Л матора,- выход второго сумматора соединен с вторым информационным выходом третьего коммутатора и вторым входом второй схемы сравнени , выход которой подключен к управл ющему входу третьего коммутатора, выход которого вл етс выходом устройства . ел 4:: 4;

Description

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах цифровой обработки сигналов.

Известно устройство для вычисления корня квадратного из суммы и квадратов, содержащее три элемента выделения модуля, три вычитателя, семь сумматоров, коммутатор и две схемы сравнения С1].

Недостатком известного устройства являются большие затраты оборудования.

.о Наиболее близким по технической первого сумматора, выход второго сумматора соединен с вторым информационным входом третьего коммутатора и вторым входом второй схемы сравнения, 5 выход которой подключен к управляющему входу третьего коммутатора, выход которого является выходом устройства. На чертеже представлена схема устройства.

Устройство содержит регистры 1 и 2, коммутаторы 3-5, сумматоры 6 и 7, схемы 8 и 9 сравнения.

Операция вычисления модуля комплексного числа- реализуется в устройсущности к предлагаемому является устройство для вычисления модуля комплексного числа, содержащее первый и второй регистры, первый сумматор (выполняющий функции схемы сравнения', второй сумматор и первый и второй коммутаторы С2].

Данное устройство реализует вычисление модуля комплексного числа на стве на основе соотношения 'IRI ylRI⁴у |Л

IRI+ i I3|

ΠΙ работает следующим

R+j J = may основе соотношения

IRI ⁴ IJI , при R >J y|RI+|3l , при R<J .

Недостатком этого устройства является низкая точность вычислений: при значениях или R=V5 J погрешность составляет 11,6%.

Цель изобретения - повышение точности вычислений.

Устройство Образом.

В регистры и 2 принимаются разрядные коды абсолютных значений действительной и мнимой части комплекПоставленная цель достигается тем, что в устройство для приближенного вычисления модуля комплексного числа, содержащем первый и второй регистры, первый и второй коммутаторы, первую схему сравнения и первый сумматор, причем входы первого и сного числа. Содержимое регистров и 2 сравнивается схемой 9 сравнения и в зависимости от соотношения ве3Q личин абсолютных значений мнимой и действительной частей на выходе коммутатора 4 появляется большая, а на выходе коммутатора 5 - меньшая компонента входного комплексного числа. _эс Сумматор 6 вычисляет значение 7/8 для чего на первый его вход поступает значение большей компоненты комплексного числа в прямом коде, а на второй вход - то же значение в инверсном коде и со сдви-

второго регистров подключены соответственно к первому и второму информационным входам устройства, выход первого регистра соединен с первым входом первой схемы сравнения и первыми информационными входами первого гом на три разряда вправо, что соответствует делению на восемь. Сумматор 7 складывает вычисленную вели45 и второго коммутаторов, выход второго регистра соединен с вторым входом первой схемы сравнения и вторыми информационными входами первого и второго коммутаторов, выход первой схемы сравнения подключен к управляющим входам первого и второго коммутаторов , выход второго коммутатора подключен к первому входу первого сумматора, дополнительно введены второй сумматор, вторая схема сравнения и третий коммутатор, причем выход первого коммутатора соединен с первым и вторым входами второго сумматора, первым входом второй схемы сравнения и первым информационным входом тре50 тьего коммутатора, выход первого сумматора подключен к второму входу чину с меньшей компонентой комплексного числа, деленной на два, для чего выходы коммутатора 5 соединены с входами сумматора 7 со сдвигом на один разряд вправо. С помощью схемы сравнения 8 и коммутатора 3 выбирает ся максимальное или

Максимальная из величины y|R|+i/2|3l погрешность, имеющая •место в данном устройстве при равных max значениях мнимой и действительной частей комплексного числа, не превышает 2,77%.

Таким образом, предлагаемое устройство по сравнению с прототипом позволяет повысить точность вычислений в 4 раза.

ВНИИПИ Заказ 11683/46 Тираж 699 Подписное

-Филиал ППП Патент, г. Ужгород, ул .Проектная, 4

Claims

УСТРОЙСТВО ДЛЯ ПРИБЛИЖЕННОГО ВЫЧИСЛЕНИЯ МОДУЛЯ КОМПЛЕКСНОГО ЧИСЛА, содержащее первый и второй регистры, первый и второй коммутаторы, первую схему сравнения и первый сумматор, причем входы первого и второго регистров подключены соответственно к первому и второму информационным входам.устройства, выход первого регистра соединен с первым входом первой схемы сравнения и первыми информационными входами первого и второго коммутаторов, вход второго регистра соединен с вторым входом первой схемы сравнения и вторыми информаци- онными входами первого и второго коммутаторов, вход первой схемы сравнения подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора подключен к первому входу первого сумматора, отличающееся тем, что, с целью повышения точности вычислений, в него дополнительно введены второй сумматор, вторая схема сравнения и третий коммутатор, причем выход первого коммутатора соединен с первым и вторым входами второго сумматора, первым входом второй схемы сравнения и первым информационным входом третьего комму-татора, выход первого сумматора подключен к второму входу первого сумматора, выход второго сумматора соединен с вторым информационным выходом третьего коммутатора и вторым входом второй схемы сравнения, выход которой подключен к управляющему входу третьего коммутатора, выход которого является выходом устройства. ,