SU488212A1 - Устройство дл веро тностного моделировани - Google Patents

Устройство дл веро тностного моделировани

Info

Publication number
SU488212A1
SU488212A1 SU1968817A SU1968817A SU488212A1 SU 488212 A1 SU488212 A1 SU 488212A1 SU 1968817 A SU1968817 A SU 1968817A SU 1968817 A SU1968817 A SU 1968817A SU 488212 A1 SU488212 A1 SU 488212A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
output
input
values
comparison
Prior art date
Application number
SU1968817A
Other languages
English (en)
Inventor
Вячеслав Михайлович Захаров
Original Assignee
Казанский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ульянова-Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казанский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ульянова-Ленина filed Critical Казанский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ульянова-Ленина
Priority to SU1968817A priority Critical patent/SU488212A1/ru
Application granted granted Critical
Publication of SU488212A1 publication Critical patent/SU488212A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Блок 2 служит дл  параллельного сравнени  группы граиичных значений интервалов разбиени  области определени  формируемой случайной функцнн с исходным случайным числом. Входы блока 2 соединены с блоками , 7 и регистром 3, выходы - с регистрами 3 и 6.
Регистр маски 3 служит дл  маскировани  разр дов регистра 4.
Цель маскировани  - в заданный такт работы устройства снимать информацию только с определенной части разр дов  чейки блока пам ти. Выходами регистр маски соединен с блоком 2 и регистром 6, входами - с блоками 2 и 7. Регистр 4 соединен с выходом блока 5 и служит дл  приема содержимого  чеек блока пам ти 5 и его хранени  на врем  операции сравнени .
Блок 5 служит дл  хранени  кода функции распределени  и ее аргументов.
Регистр адреса 6 соединен с входом блока 5. Он разделен на две части - младшую и старшую. Младша  часть указывает место расположени  отдельных  чеек блока пам ти. Старша  часть регистра указывает место расположени  массива  чеек. Вход младшей части соединен с блоком 2, вход старшей части- с регистром 3.
Блок управлени  7 служит дл  синхронизации всей работы устройства-.
Принцип работы устройства состоит в следующем .
Получение случайных чисел Xi(i, 2,..., п) с заданным законом распределени  F(Хг) основано на сравнении равномерно распределенных случайных чисел | со значени ми F(Xi), отыскивании интервала, где выполн етс  условие
F(Xi)(),(1)
И выдачи соответствующего данному интервалу значени  Xi.
Дл  реализации соотношени  (1) все значени  F(Xi) разбиты на группы. Группы выбираютс  из блока пам ти логарифмическим перебором и кажда  группа сравииваетс  с числом I параллельно.
Логарифмический перебор осуществл етс  упор доченным расположением значений F(Xi) и Xi по группам.
Реализаци  логарифмического перебора (например, по основанию логарифма, равном 4) может быть решена следующим образом.
Блок 2 содержит три цифровые схемы сравнени , одни входы которых подключены к блоку 1 (генератору случайных равномерно распределенных чисел), а другие - к блоку 3 (регистру маски) и два двухвходовых вептил .
Кажда  схема сравнени  имеет два выхода дл  фиксировани  результатов сравнени  «больше и «меньше и «равно. Эти выходы соединены с входами вентилей по принципу дифференциального анализатора. В итоге блок 2 имеет 4 выхода. Такое соединение выходов схем сравнени  необходимо, чтобы при сравнении группы значений F(Xi) (эти значени  берутс  в пор дке монотонного возрастани ) иа одном из 4-х выходов блока 2 и только на одном по вл лс  сигнал «1, т. е. в результате операции сравнени  на выходах блока 2 по вл етс  код, имеющий вид: 1000 0100
илиилиили
0010 0001 По этому коду (по сигналу «1) фиксируетс  один из 4-х одновременно сравниваемых интервалов.
Указанный код поступает в младщую часть регистра 6. Эта часть регистра представл ет собой сдвиговый регистр, разделенный на 4 группы разр дов. Кажда  из этих групп соединена с одним из выходов блока 2. Таким образом, сигнал «1 с выхода блока 2 может поступить в одну, и только одну, из 4-х групп сдвигового регистра 6. Сигнал «1 поступает в первый разр д. Перед проведением очередного такта сравнени  «1 сдвигаетс  в соседний разр д. Сдвиг производитс  по сигналу, поступающему из блока управлени  7. По полученному таким образом в сдвиговом регистре коду, как по адресу, производитс  выборка ршформации из блока пам ти.
Папример, пусть (,64) и пусть основание логарифма равно 4, тогда дл  реализации соотнощени  (1) необходимо три такта. В первый такт провер ютс  услови 
F(X,)F(X,, F(X,,),:F(X,,) F(X,,).(X,,)
F(X,,)(X,,)
Пусть I попало в интервал F(X), F{Xie), тогда во 2-й такт провер ютс  услови 
F(X,},:F(X,) F(X,),F(X,} F{X,),:F(X,,)
(.)(.в)
Пусть I попало в интервал F(Xi2), F(Xi, тогда в 3-й такт провер ютс  услови  F(X,,)F(X,,}
f(.Y,3)(;,,)
F(X,,),:F(X,,-)
f(,s)f(:e)
В эти три такта из блока пам ти выбраны три  чейки, в которых содержатс  такие группы значении
F(X,,-), F(X,,), F(X,,), F(X,), F(X,), F(X,,),

Claims (3)

  1. F(X,,), F(X,,), F(X,,. Рассмотрим процесс образовани  адреса на этом примере. При сдвиговый регистр имеет 12 разр дов (по 3 разр да в группе). При реализации 1-го такта сравиепи  групп значений F{Xi)-. F{Xie), ), F() выбираютс  из блока пам ти по фиксированному адресу, например, по коду в сдвиговом регистре , имеющем вид 000000000000 После сравнени  этой группы значений на сдвиговом регистре возможны четыре несовпадающие комбинации вида 001000000000 000 001 000 000 000 000 001000 000 000 000001 По этим адресам выбираетс  из блока пам ти соответствующа  группа значений F(Xi). «Единица сдвигаетс  влево на один разр д и производитс  2-й такт сравнени . После этого такта сравнени  на сдвиговом регистре возможны 16 несовпадающих комбинаций вида 011 000 000 000 010 001 000 000 010 000 001 000 010 000 000 001 001 010 000 000 000 011 000 000 000010 001 000 000 010 000 001 001000 010 000 000 001 010 000 000000 011 000 000 000 010 001 001000 000 010 000 001 000 010 000 000 001 010 000 000 000 011 По одному из этих адресов выбираетс  соответствующа  группа значений F(Xi) дл  проведени  3-го такта сравнени . В итоге мы имеем 21 несовпадающую комбинацию . Из описани  логарифмического перебора в за вке видно, что дл  хранени  всех групп значений F{Xi) (при п 64) тоже необходима 21  чейка. За три такта цикл сравнений заканчиваетс , т. е. отыскиваетс  один из 64-х интервалов , в который попало случайное число |. Дл  реализации каждого из этих условий параллельным способом блок сравнени  2 должен содержать три схемы сравнени . В общем случае число значений F(Xi) в одной  чейке равно а-1, число значений Xi в одной  чейке равно а. Величина а выбираетс  из услови  заданной длины  чейки и точности формировани  закона распределени . После 3-го такта сравнени  код из блока 2 поступает в сдвиговый регистр, сдвигаетс  на один разр д и но этому адресу выбираетс  из блока пам ти  чейка, содержаща  группу чисел значении X, (в нащем примере в  чеике одновременно содержитс  четыре числа). Но так как каждому из 64 интервалов соответствует одно число, то из этих четырех чисел необходимо выбрать одио. Дл  этой цели служит регистр маски 3. Регистр маски может представл ть собой регистр, состо щий из триггеров (или р да вентилей), число которых равно числу разр дов в регистре числа 4, и разделенный на четыре части, каисча  часть соединена с одним 3 4-х выходов блока
  2. 2. В процессе цикла сравнений регистр маски открыт дл  информации, поступающей с регистра 4. После окончани  сравнений те части регистра маски, куда по выходам из блока 2 поступили «нули, закрываютс . Открытой остаетс  только одна часть, куда поступила «1, и с разр дов регистра числа 4, которые соответствуют этой открытой части, снимаетс  число л,-. При формировании марковских цепей информаци  с регистра 4 через эту открытую часть регистра маски поступает (по щине, соедин ющей регистры 3 и 6) в старщую часть регистра 6. Эта информаци  определ ет адрес , но которому пронс.ходит переход к следующей строке цепи. Вс  информаци  в регистре 6 (в младщей и старшей част х) перед новым очередным циклом сравнени  сбрасываетс  на «О. Функционирует устройство следующим образом . Блок управлени  7 выдает команду, по которой генератор 1 вырабатывает и выдает в блок 2 случайное число с, одновременно из блока пам ти через регистр 4 и регистр маски 3 в блок 2 поступает группа значений F{Xi), где она сравниваетс  с числом g. В результате операции сравнени  блок 2 выдает код в младщую часть регистра 6. По этому коду из блока пам ти выбираетс   чейка , содержаща  следующую очередную группу значений F{Xi). Этот цикл сравнений продолжаетс  m тактов. Код, полученный на выходе блока 2 после окончани  этого цпкла, поступает в младщую часть регистра 6, где он служит адресом  чейки, содержащей число Xj, и одновременно он поступает в регистр маски дл  маскировани  остальных а-1 чисел А ,-, содержащихс  в этой же  чейке. Считывание Х{-го значени  производитс  с регистра 4 через регистр маски
  3. 3. При формировании цепей Маркова описанный выще алгоритм функционировани  устройства служит дл  реализации одной строки стохастической матрицы. Переход от одной строки к другой производитс  за счет действи  цени обратной св зи, соедин ющей регистр маски и старщую часть регистра 6. По этой св зи текущее состо ние цени (число Xj) поступает в старшую часть регистра 6, где оно служит а рТсом.асТивГ  чеек, соедин ющих значени  К) сте ю щей строки стохастической атрицы Текущее г..„,Г„„чс.г.ии ма1рицы. 1екущее „.,.1,,.. 1 -Il.JUJ,-состо ние цепи снимаетс  с регистра 4 через регистр маски. Формула изобретени  Устройство дл  веро тностного моделировани , содержащее генератор равномерно распределенных случайных чисел, вход которого соединен с первым выходом блока управлени , блок сравнешш, первый вход которого соединен е выходом генератора равномерно распределенных случайных чисел, второй вход - со вторым выходом блока унравлени , а нервый выход - с нервым входом регистра адреса, второй вход которого соединен с третьим выходом блока управлени , а выход - со входом блока пам ти, выход которого подключен ко входу регистра числа.
    вход которого подключен к четвертому выходу блока управлени , отличающеес  тем, что, с целью упронл,ени  устройства, оно содержит регистр маски, первый вход которого соединен со вторым выходом блока сравнени , второй вход - с н тым выходом блока унравлени , третий вход - с выходом регистра числа, нервый выход -с третьим входом блока сравнени , а второй выход - с третьим входом регистра адреса.
SU1968817A 1973-11-02 1973-11-02 Устройство дл веро тностного моделировани SU488212A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1968817A SU488212A1 (ru) 1973-11-02 1973-11-02 Устройство дл веро тностного моделировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1968817A SU488212A1 (ru) 1973-11-02 1973-11-02 Устройство дл веро тностного моделировани

Publications (1)

Publication Number Publication Date
SU488212A1 true SU488212A1 (ru) 1975-10-15

Family

ID=20567249

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1968817A SU488212A1 (ru) 1973-11-02 1973-11-02 Устройство дл веро тностного моделировани

Country Status (1)

Country Link
SU (1) SU488212A1 (ru)

Similar Documents

Publication Publication Date Title
CA1080366A (en) First in - first out memory array containing special bits for replacement addressing
IT1031724B (it) Generatore di parita longitudinale per memorie di unita di governo centrale
SU488212A1 (ru) Устройство дл веро тностного моделировани
Murty On the tours of a traveling salesman
SU987616A1 (ru) Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода
SU922707A2 (ru) Устройство дл веро тностного моделировани
SU479114A1 (ru) Ассоциативный параллельный процессор
SU922758A1 (ru) Устройство дл решени задач планировани экспериментов
SU525161A1 (ru) Ассоциативное запоминающее устройство
SU708367A1 (ru) Устройство дл моделировани сетевых графиков
SU699533A1 (ru) Генератор псевдослучайных кодов
SU1444784A1 (ru) Буферное запоминающее устройство с произвольной выборкой двумерного фрагмента
SU1430952A2 (ru) Генератор случайного марковского процесса
SU670942A1 (ru) Комбинированна вычислительна система
SU1164702A1 (ru) Генератор случайных процессов
SU941994A1 (ru) Ячейка однородной структуры
SU1049903A1 (ru) Генератор цепей Маркова
SU400005A1 (ru) Генератор случайных функций
SU1173402A1 (ru) Генератор чисел
SU940165A1 (ru) Устройство дл функционального преобразовани упор доченного массива чисел
SU1008737A1 (ru) Генератор случайных чисел
SU1487034A1 (ru) Генератор случайных чисел
SU732947A1 (ru) Стохастический генератор
SU1107118A1 (ru) Устройство дл сортировки чисел
SU1034040A1 (ru) Устройство дл формировани цифровых последовательностей