SU1049903A1 - Генератор цепей Маркова - Google Patents

Description

элемента ИЛИ, седьмой выход распределител  импульсов - с третьим входом второго элемента ИЛИ, восьмой выход распределител  импульсов - с третьим входом четвертого элемента ИЛИ, дев тый выход распределител  импульсов с седьмым входом веро тностного преобразовател  и с первым входом п того

элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, вы-1 ход второго элемента И соединен с, входом Пуск, распределител  импульсов и с единичным входом третьего триггера, выход которого соединен с входом Считывание блока пам ти, вход Запись которого подключен к первому выходу блока задани  статистических характеристик, выход первого кнопочного элемента подключен к входу Установка распределител  импульсов и к вторым входам первого, третьего и п того элементов ИЛИ, выход, первого элемента ИЛИ соединен с нулевым входом третьего триггера, выход третьего элемента И - с нулевом входом четвертого триггера, выход которого соединен с восьмым входом веро т ностного преобразовател  и с управл ющим входом коммутатора, выход второго кнопочного элемента соединен с дев тым входом веро тностного преобразовател , с единичным входом четвертого триггера и с входом элемента НЕ, выход регистра кода соединен с

информационным входом блока пам ти и с дес тым входом веро тностного преобразовател , одиннадцатый вход которого объединен с вторым информационным входом коммутатора и подключен к выходу регистра адреса, второй выход блока задани  статистичес- ,

них характерисУик соединен с двенадцатым входом веро тностного преобразовател , выход которого  вл етс  выходом генератора и соединен с Третьим информационным входом коммутатора. 2. Генератор по п. 1,. отличающийс  тем, что веро тностный преобразователь содержит датчик равномерно распределенных случайных чисел, схему сравнени , элемент ИЛИ, регистр сдвига, два регистра пам ти, | блок пам ти и коммутатор, выход которого соединен с адресным входом блока пам ти первый и второй выходы которого соединены соответственно с первыми входами элемента ИЛИ и схемы сравнени , выход которой соединен с вторым входом элемента ИЛИ, выход которого соединен с информационным exoficft регистра сдвига, выход которого соединен с входом второго регистра пам ти и с первым информационным

;входом коммутатора,1 второй информационный вход которого  вл етс  первым входом преобразовател , вторым входом которого  вл етс  управл ющий вход регистра сдвига, третьим входом

преобразовател   вл етс  вход Опрос датчика равномерно распределенных случайных чисел, выход которого соеди нен с вторым входом схемы сравнени , четвертым входом блока  вл етс  вход Счит(вание блока пам ти, п тым входом блока - управл ющий вход первого регистра пам ти, шестым входом преобразовател  - вход Сдвиг регистра сдвига, седьмым входом преобразовател  - управл ющий вход второго регистра пам ти, выход которого  вл етс  выходом преобразовател , восьмым входом которого  вл етс  управл ющий вход коммутатора, дев тым входом преобразовател   вл етс  вход Установка датчика равномерно распределенных случайных чисел, дес тым входом преобразовател  - информационный вход блока пам ти, одиннадцатым входом преобразовател  - третий информационный вход коммутатора, двенадцатым входом преобразовател  вход Запись блока пам ти.

3. Генератор по п. 1, отличающийс  тем, что блок задани  статистических характеристик содержит кнопочный элемент, два элемента И, элемент НЕ и переключатель, выход которого соединен с входом элемента НЕ и с первым входом первого элемента И, выход которого  вл етс  первым выходом указанного блока , выход элемента НЕ соединен с первым входом второго элемента И, выход которого  вл етс  вторым выходом указанного блока, выход кнопочного элемента соединен с вторыми входами первого и второго элементов И.. Изобретение относитс  к вычислительной технике и может быть исполь-. зовано дл  моделировани  простых и сложных (г-св зных) цепей Маркова. Изве.стен генератор, содержащий уп равлпемый датчик случайных двоичных цифр, блок управлени , счетчик, блок пам ти, регистр, элементы И .Ij. . Недостаток этого генератора заключаетс  в том, что он не позвол ет формировать г -св зные цепи Маркова. Известен также генераторп-св зных цепей Маркова, содержащий регистр сдвига, генера.тор .случайных символов генератор тактовых импульсрв, веро тностный (1, т) - полюсник и элементы И, ИЛИ 2. Однако этот генератор не позвол ет формировать многоразр дные числа марковской последовательности. Наиболее близким по технической сущности к. изобретению  вл етс  генератор цепей Маркова,.содержащий блок ввода, блок управлени  и управл емый датчик случайных чисел, который .включает в себ  генератор равномерно распределенных чисел, регистр адреса, регистр зоны, дешифратор з.ои коммутатор зон, запо.минающее устройство ,, элементы И, ИЛИ . Это устройство позвол ет формировать многоразр дные случайные числа, причем стохастическую матрицу цепи Маркова задают в виде таблицы состо  НИИ детерминированного автомата, адрее обращени  к которой формируют слу чайным образом. Недостаток этого устройства заключаетс  в том, что онр не позвол ет формировать Р-св зные цепи Маркова Целью изобретени   вл етс  расширение функциональных возможностей генератора за счет введени  -св зности в цепь Маркова. Поставленна  цель достигаетс  тем что в генератор цепей Маркова,содержа щий блок задани  статистических характеристик , блок управлени , веро тностный преобразователь, введены ре-. гистр пам ти, регистр адреса, регистр кода, блок пам ти и коммутатор, выход которого соединен с адресным входом блока пам ти, выход которого соединен с информационным входом регистра пам ти, первый и второй выходы которого соединены соответственно с первым входом веро тностного преобразовател  и с первым информационным входом коммутатора, а блок управлени  содержит два кнопочных элемента, генератор тактовых импульсов, делитель частоты, распределитель импульсов, элемент задержки, элемент НЕ, три элемента И, п ть элементов ИЛИ и четь ре триггера, выход генератора тактовых импульсов соединен через элемент задержки с-первым входом первого эле-, мента И, а также.непосредственно соединен с входом Сдвиг распределител  импульсов и с входом делител  частоты, выход которого соединен с первым вхо- . дом второго элемента И, второй вход которого объединен с первым входом третьего элемента И и подключен к выходу элемента НЕ,,первый выход распределител  импульсов соединен с вторым входом ее ро  т нос т; но го преобразовател ,, с управл ющим входом регистра пам ти и с единичным входом первого триггера, выход которого соединен с вторым входом первого элемента И, выход которого соединен с третьим входом веро тностного преобразовател , второй выход распределител  импульсов соединен с вторым входом третьего элемента И, с первым входом первого элемента ИЛИ и с единичным входом вто1эого триггера, выход которого соединен с четвертым входом веро тностного преобразовател , третий выход распределител  импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен с п тым входом веро тностного преобразовател , четвертый выход распределител  импульсов соединен с первыми входами третьего и четвертого-элементов ИЛИ, выходы которых соединены соответственно с нулевым входом первого т иггера и с шестым входом веро тностного преобразовател , п тый выход распределител  импульсов соединен с вторым входом второго элемента ИЛИ, шестой выход распределител  импульсов соединен с вторым входом четвертого элемента ИЛИ, седьмой выход распределител  импульсов - с третьим входом второго элемента ИЛИ, восьмой выход распределител  импульсов - с третьим входом четвертого элемента ИЛИ, дев тый выход распределител  импульсов - с седьмым входом веро тностного преобразовател  и с первым входом п того элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, выход второго элемента И соединен с входом Пуск распределител  импульсов и с единиц ным входом третьего-триггера, выход которого соединен с входом Считывание блока пам ти, вход Запись которого подключен к первому выходу блока задани  статистических характеристик , выход первого кнопочного элемента подключен к входу Установка распределител  импульсов и к вторым входам первого, третьего и п того элементов ИЛИ, выход первого элемента ИЛИ соединен с нулевым входом третьего триггера; вых.од третьего элемента И - с нулевым входом четвертого триггера, выход которого соединен с восьмым входом веро тностного преобразовател  и с управл ющим входом ком мутатора, выход второго кнопочного элемента соединен с дев тым входом веро тностного преобразовател , с еди ничным входом четвертого -триггера и с входом элемента НЕ, выход регистра кода соединен с информационным входом блока пам ти и.с дес тым входом веро тностного преобразовател , одиннадцатый вход которого объединен с вторым информационным входом коммутатор и подключен к выходу регистра адреса второй выход блока задани  статистических характеристик соединен с двенадцатым входом веро тностного преобразовател , выход которого  вл етс  выходом генератора и соединен с трет им информационным входом коммутатора Кроме того, веро тностный преобразователь содержит датчик равномерно распределенных случайные чисел, схему сравнени , элемент ИЛИ, регистр сдвига , два регистра пам ти, блок пам ти и коммутатор, выход которого соединен с адресным входом блока пам ти, выход которого соединен с информационным входом первого регистра пам ти, первый и второй выходы которого соединены соответственно с первыми входами элемента ИЛИ и схемы сравнени , выход которой соединен с вторым входом элемента ИЛИ, выход которого соединен с информационным входом регистра сдвига, выход которого соединен с входом второго регистра пам ти и с первым информационным входом коммутатора , второй информационный вход которого  вл етс  первым входом преобразовател , вторым входом которого  вл етс  управл ющий вход регистра сдвига, третьим входом преобразовател   вл етс  вход Опрос датчика равномерно распределенных случайных чисел, выход которого соединен с вторым входом схемы сравнени , четвертым входом блока  вл етс  вход Считывание блока пам ти, п тым входом блока  вл етс  управл ющий вход первого регистра пам ти, шестым входом преобразовател   вл етс  вход Сдаиг регистра сдвига, седьмым входом преобразовател   вл етс  управл ющий вход второго регистра пам ти, выход которого  вл етс  выходом преобразовател , восьмым входом которого  вл етс  управл ющий вход коммутатора, дев тым входом преобразовател   вл етс  вход Установка датчика равномерно распределенных случайных чисел , дес тым входом преобразовател  информационный вход блока пам ти, одиннадцатым входом преобразовател   вл етс  третий информационный вход коммутатора, двенадцатым входом преобразовател   вл етс  вход Запись блока пам ти. Кроме того, блок задани  статистических характеристик содержит кнопочный элемент, два элемента И, элемент НЕ и переключатель, выход которого соединен с входом элемента НЕ и с первым входом первого элемента И, выход которого  вл етс  первым выходом указанного блока, выход элемента НЕ соединен с первым входом второго элемента И, выход которого  вл етс  вторым выходом указанного блока, выход кнопочного элемента соединен с вторыми входами первого и второго элементов И. На фиг. 1 приведена блок-схема генератора; на фиг. 2 - схема блока управлени ; на фиг. 3 - схема веро тностного преобразовател ; на фиг. + схема блока задани  статистических характеристик; на фиг. 5 - диаграмма работы блока управлени ; на фиг. 6 граф , по сн ющий работу веро тностного преобразовател ; на фиг. таблицы, по сн ющие принцип действи  генератора. Генератор содержит регистр 1 па-, м ти, блок 2 пам ти, коммутатор 3, блок k управлени , веро тностный преобразователь 5 блок 6 задани  статистических характеристик и св зи 7-22 между блоками. Блок управлени  содержит генератор 23 тактовых импульсов, распределитель импульсов, делитель 25 частоты , элемент И 26, элемент 27 задержки , элемент И 28, элемент ИЛИ 29 триггер 30, элемент ИЛИ 31, триггер .32, элементы ИЛИ 33-35, триггер Зб, элемент НЕ 37, элемент И 38, триг- гер 39. Веро тностный преобразователь содержит датчик tO равномерно распределенных случайных чисел, схему k сравнени , элемент ИЛИ «i, регистр А сдвига, регистр Mk пам ти, блок пам ти, коммутатор б, регистр 47 пам ти. Блок задани  статистических харак теристик содержит элементы И. 48 и 49, элемент НЕ 50. Кроме того, генератор содержит ре гистр 51 адреса, регистр 52 кода, пе реключатель 53, кнопочные элементы 54-56. Принцип действи  устройства заключаетс  в следующим. Пусть заданаг -св зна  цепь Маркова , имеюща  В состо ний х.,;,,,хр, и в этой цепи дл  вс кой ;последова-, тельности состо ний длины г (цепочки Sj длины г) определены условные г веро тности Р:: (x;/S), где i 1 ,j j ГГ. / . в прин тых обозначени х задание -св зной цепи Маркова означает, что задана табл, 1, в которой в левом столбце перечислены все цепочки S, , в п|эавом - соответствующие им плотности распределени  условных веро тностей (фиг, 7). Дл  случа  ( 1 .цепь Маркова  вл етс  простой, однородной цепью. Количество распределений лишь в самом общем случае будет равно числу цепочек Sj , которое равно Е . Во мно гих практически важных случа х дл  некоторых цепочек распределени  могу совпадать, поэтому число m различных распределений удовлетвор ет соотношению rniE, В табл, 1 различные распределени  помечены индексами у ,У2 - Уп1 Если выполн етс  условие т К , задание р-св зной цепи Маркова можно минимизировать, свед  его к автомат .ной таблице, описывающей функции пер хода и выхода устройства. Така  таблица представл ет собой минимальную по объему перерабатываемой информации и эквивалентную табл, 1 фор.му задани  -св зной цепи. Дл  минимизации формы задани  Г-св зной цепи на основе табл, 1 составл ют абл, 2 (фиг, 8), в которой столбцы помечены цепочками q, представл ющими всевозможные последовательности сорто ний длины k, где li- k г-1строки помечены цепочками элементами таблицы  вл ютс  символы распределений, (индексы или условные номера), соответствующие цепочкам , которые можно получить приписыванием справа к цепочке Sj цепочки q и последующим отбрасыванием от цепочки S; слева числа состо нийу равного длине цепочки q; расположение элементов в первом столбце совпадает с табл, 1,; Цепочки S{ , которым соответствуют одинаковые строки в табл, 2, объедин ют в непересекающиес  группы С, GjT,... ,G, - классы эквивалентности, Число п классов эквивалентности равно числу различных строк в табл, 2 и может принимать значение -в пределах в зависимости от вида функции f, задаваемой габп. 1, В табл, 2 в каждой группе G строки одинаковы. Вз в из каждой группы строк по Одной строке получают табл, 3 (фиг, 9), состо щую из п различных строк, помеченных символами соответствующих классов эквивалентности , На основе таблицы 3 стро т автоматную табл. 4 (фиг, 10), в которой столбцы помечены состо ни ми цепи f .j 1 строки помечены символами классов эквивалентности G,,п; на пересечении строки G, 1 Г,п и столбца )j, j T,e находитс  символ такого класса, в котором наход тс  все цепочки S, образованные из цепочек кл1асса Gj путем приписывани  справа состо ни  xj и отбрасывани  слева первого состо ни , а также символ у плотности распределени  условных веро тностей, соответствующий этим цепочкам, Табл, 4 представл ет собой укрупненную форму задани  г-св зной цепи Маркова и отображает работу логического автомата, минимального по объему пам ти, необходимой дл  задани  закона его функционировани , и эквивалентного автомату, реализуемому в соответствии с табл. 1,Табл,4 описывает работу логического автомата с помощью следующих функций перехода и выхода. 710 Функци  перехода 6 1Ц х )G4 44 где t - дискретное врем , каждой паре входных сигналов Сих ставит в соответствие новый сигнал, определ ющий класс эквивалентности на следующем шаге работы устройства. Функци  выхода у (G. ,х)У| каждой паре сигналов G и х ставит в соот ветствие управл ющий сигнал у, задающий функцию распределени , с помощью которой будет получено состо ние цепи на следуюи ем шаге работы устройства . Таким образом, принцип действи  предлагаемого устройства заключаетс  в том, чтоf -св зную цепь Маркова задают в виде таблицы функций перехода и выхода детерминированного автомата в адрес обращени  к этой таблице формируют .случайным образом, использу  дл  это го текущее состо ние цепи. Дл  иллюстрации построени  табл, рассмотрим пример. Пусть t -св зна  цепь имеет глубину св зности р 6 и два состо ни : х О, Х2 1 а функци  i пусть такова: всем цепочкам S длины г из совокупности .В 2 , содержащим серию из п ти единиц, соответствует распределение (P , Р), а всем прочим цепочкам из этой совокупности соответствует распределение (Р,), т.е. табл. 1 дл  рассматриваемого примера имеет вид табл. 5 (фиг. 11), где в верхней графе число цепочек равно трем, в нижней - 2 - 3. Дл  данного примера при составлении табл. 2 можно заметить, что цепочки S разбиваютс  на эквивалентные классы только при приписывании к ним справа следующих цепочек: q i1, Я2 С11 , 4 :П1 , П4 1111 . . Эти четыре цепочки разбивают все 2 цепочек на семь эквивалентных клас сов (табл. 6, фиг. 12). В табл. 6 семь различных с.трок, которые помечены символами G соответствующих классов. В первой колонке показан вид цепочек, составл ющих классы, причем через х обозначены такие состо ни , которые могут принимать как значени  х, так и значени  Хл. Столбцы помечены только четырьм  цепочками q, так как остальные цепочки g не увеличивают числа различных строк. Автоматна  табл. 4, построенна  на основе данных табл. 6, имеет вид табл. 7 (фиг. 13). 3 Устройство работает следующим образом . R -св зную цепь Маркова задают в ви де таблицы функций перехода и выхода, етерминированного автомата (табл.), классам эквивалентности G и распределени  у присваивают условные номера и записывают комбинации G и у в блок 2 пам ти по адресам G и х в соответствии с автоматной таблицей. Комбинации G и у поступают в блок 2 пам ти по шине 18 с блока 6. Комбинации G, X, определ ющие адрес комбинаций G, у, поступают по шине 19 с блока 6 через коммутатор 3 на адресный вход блока 2 пам ти. Информацию о распределении у записывают в виде функций распределений в блок пам ти веро тностного преобразовател  5. При этом функцию распределени  задают числами z тар . 12 6 2 PJ 2Ti J где P - веро тность того, что цепь принимает состо ние xj k - разность чисел Xj, описывающих состо ние цепи, в двоичной системе счислени ; zi. Zj, -U ZJ 2.-1, , -rtlL 1 Числа z поступают с блока 6 по шине 18 на информационный вход блока 45 пам ти, а адрес чисел zj, который задают в виде комбинаций младшей части ,адреса-a j и старшей части, в качестве которой служит номер распределени  у, поступает по шине 19 через коммутатор 6 на адресный вход блока S пам ти. Формирование младшей части адреса ajjj зависит от принципа действи  веро тностного преобразовател  и от структуры блока iS пам ти. Дл  рассматриваемого примера соответствие между числами zj и aj-устанавливает граф, изображенный йа фиг. 6. Этот граф отображет процедуру сравнени  случайного числа 1, формируемого датчиком tO, с числами z , Числа z;, вписаны в вершины графа. Двоичные коды, записанные слева от вершин графа, представл ют собой младшую часть адреса , соответст-, вующего числа z| и формируютс  регистром сдвига по результатам сравие- -НИИ . Код 001  вл етс  начальным адресом . Его записывают в регистр Ц сдвига перед началом каждого цикла сравнени , состо щего из трех тактов. Полученнуй в регистре.3 сдвига ribc , ле трех тактов сравнени  код служит текущим состо нием, цепи, т.е. в качестве числа }с: , j Ij2, ..,,6. . Процесс записи информации осуществл етс  следующим образом. С блока 6 ввода по шине 15 подают сигнал установки исходного состо ни  который устанавливает в нулевое состо ние распределитель Zf и через эл менты ИЛИ 29, 31 и 35 поступает на R входы триггеров 30, 32 и 36 По шине 1б с помощью кнопки 56 в блок управлени  подают сигнал установки режима работы коммутаторов 3 и 6, Этот сигнал поступает на S вход триг гера 39 и на вход датчика «О дл  установки его в начальное состо ние. Коммутаторы 3 и i6 под действием единичного сигнала, поступающего с выхода триггера 39 по шине 13, перех д т в режим приема информации с блока 6„ Затем с помощью переключател  З, который адресует синхроимпульсы записи, выбирают блок S пам ти и набирают на регистре 52 одно из чисел 2J , а на регистре 51 - сЬответствующий этому числу адресJ Нажатием на кнопку 5 формируют синхроимпульс ,, который записывает в блок 45 пам ти заданное значение zj. После записи всех чисел Zj выбирают с помощью переключател  53 блок 2 пам ти на регистре 52 набирают комбинацию G у, вз тую из автоматной таблицы, а на регистре 5 - соответствуюи1ий адрес (комбинацию G и х.вз тую из той же таблицы). С помощью кнопки 5 фор мируют синхроимпульс записи, который по шине 1 7 поступает в блок 2 пам ти и осуществл ет запись информации. После окончани  записи всех комбинаций G, у задают начальный адрес блока 2 пам ти в виде комбинации G и х. Начальную комбинацию G и х подают из блока 6 ввода по шине 19. Затем с по мощью кнопки 5б перевод т генератор, в рабочий режим. При этом в блок 4 управлени  по шине 16 поступает нуле вой уровень. Единичный уровень на вы ходе элемента НЕ 37 отпирает элемент И 26 и очередной импульс с делител  25 частоты поступает на вход распределистел  24 импульсов, дл  которого этот импульс служит пусковым сигналом. Одновременно этот импульс устанавливает в единичное состо ние триггер 3 и блок 2 пам ти переходит в режим считывани . Так как до момента по в1 310 лени  импульса на втором выходе распределител  2k триггер 39 остаетс  в единичном состо нии, коммутаторы 3 и 6 попрежнему наход тс  в режиме приема информации с блока 6. ввода, поэтому первое считывание из блока 2 пам ти осуществл етс  по адресу, .который поступает с блока 6 ввода. При этом в регистр 1 поступает комбинаци  G и у, записанна  по -начальному адресу. Регистр 1 так же, как и  чейки блока 2 пам ти, условно разделен на две части, одна из которых предназначена дл  записи номера класса эквивалентности G, а друга  - дл  записи номера распределений у. Чис.ло G с выхода регистра 1 поступает через коммутатор 3 в адресную часть блока 2 пам ти, а число у по шине 21 - в веро тностный преобразователь 5; который формирует величину х с распределением , соответствующим номеру у. Значение X поступает на выход генератора и через коммутатор 3 на адресный вход блока 2 пам ти. На этом цикл формировани  первого значени  цепи заканчиваетс . Формирование следующего текущего значени  х происходит аналогичным образом. Отличие состоит в формировании адресной комбинации Сих. Вмес- то начального адреса, подаваемого из б.лока 6 ввода, используютс  значени  G их, полученные в первом цикле работы устройства. Эффективность предлагаемого устройства определ етс  тем, что при его использовании достигаетс  существенное сокращение объема пам ти. Преобразование формы задани  Р-св зной цепи, основанное на принципе выделени  классов эквивалентности, позвол ет использовать в блоке 2 пам ти пВ  чеек, где п - число классов эквиваентности , f - число состо ний цепи. в то врем  известном устройстве требуетс   чеек. Дл  рассмотренного выше примера автоматна  таблица имеет вид табл, 8 и требует использовани  14  чеек, в то врем  как С 2 64. Необходимо тметить, что дл  того же примера значение п не существенно растет и ри большей глубине св зности, напри1110/499032

иер, при г - 10, п9 9« 2 )| 18. Этот как п 102. Эффективность

пример показывает, что минимизаци  табл. 1 может быть значительной, так

предлагаемого устройства особенно велика при больших 6 и г.

Фиг.1

0

6

i I i i A

19 2

Фиг.3

||7

zo

U9

tfB

-; 7

I

5Ц

53

Фие.

25

fft,36

11

Фиг.

Ф(г.9

Таблща 1

TadAU ffl

Фиг. 8

Таблица 3

TodAi4t4ff «4

Фиг.Ю

Таблице 5

Уг

Фиг. 11

Таблица 6

Фиг. 11

Фиг. /J

Таблица 7

Claims (3)

1. ГЕНЕРАТОР ЦЕПЕЙ МАРКОВА, содержащий блок задания статических характеристик,, блок управления, вероятностный преобразователь, о т л и чающийся тем, что, с целью расширения функциональной возможности гёнер.атора за счет введения г-связности в цепь Маркова, он содержит регистр памяти, регистр кода, регистр адреса, блок памяти и коммутатор, выход которого соединен с адресным входом блока памяти, выход которого соединен с информационным, входом регистра памяти, первый и второй выходы которого соединены! соответственно с первым входом вероятностного преоб-, разователя и с первым информационным , входом коммутатора, а блок управления содержит два кнопочных элемента, генератор тактовых импульсов, делитель частоты, распределитель импульсов, элемент задержки, элемент НЕ, три элемента И, пять элементов ИЛИ и четыре триггера, выход генератора тактовых импульсов соединен через элемент задержки с первым входом первого элемента И, а также непосредственно соединен с входом Сдвиг распределителя импульсов и с входом делителя частоты, выход которого соединен с первым входом второго элемента И, второй вход которого объединен с первым входом третьего элемента И и подключен к выходу элемент^ НЕ, первый выход распределителя импульсов соединен с вторым входом вероятностного преобразователя, с управляющим входом регистра памяти, с единичным входом первого триггера, выход которого соединен с вторым входом первого элемента И, выход которого соединен с третьим входом вероятностного преобразователя, второй выход распределителя импульсов соединен с вторым входом третьего элемента И, с первым входом первого элемента ИЛИ. и с единичным входом второго триггера, выход которого соединен с четвертым входом вероятностного преобразователя, третий выход распределителя импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен с пятым входом вероятностного преобразователя, четвертый выход распределителя импульсов соединен с .первыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевым входом первого триггера и с шестым входом вероятностного преобразователя, пятый выход распределителя импульсов соединен с вторым входом второго элемента ИЛИ, шестой выход распределителя импульсов - с вторым входом четвертого элемента ИЛИ, седьмой выход распределителя импульсов - с третьим входом второго элемента ИЛИ, восьмой выход распределителя импульсов - с третьим входом четвертого элемента ИЛИ, девятый выход распределителе импульсов с седьмым входом вероятностного преобразователя и с первым входом пятого элемента или, выход которого соединен с нулевым входом второго триггера, вы-1 ход второго элемента И соединен с, входом Пуск, распределителя импульсов и с единичным входом третьего триггера, выход которого соединен с входом Считывание блока памяти, вход Запись которого подключен к первому выходу блока задания статисти· ческих характеристик, выход первого кнопочного элемента подключен к входу Установка распределителя импульсов и к вторым входам первого, третьего и пятого элементов ИЛИ, выход, первого элемента ИЛИ соединен с нулевым входом третьего триггера, выход третьего элемента И - с нулевым входом четвертого триггера, выход которого соединен с восьмым входом вероят*· ностного преобразователя и с управляющим входом коммутатора, выход второго кнопочного элемента соединен с девятым входом вероятностного преобразователя, с единичным входом четвертого триггера и с входом элемента НЕ, выход регистра кода соединен с , информационным входом блока памяти и с десятым входом вероятностного преобразователя, одиннадцатый вход которого объединен с вторым информационным входом коммутатора и под• ключей к выходу регистра адреса, второй выход блока задания статистичес- , . ких характеристик соединен с двенадцатым входом вероятностного преобразователя , выход которого является выходом генератора и соединен с Третьим информационным входом коммутатора.

'

2. Генератор по π. 1,. отличающийся тем, что вероятностный преобразователь содержит датчик равномерно распределенных случайных чисел, схему сравнения, элемент ИЛИ, регистр сдвига, два регистра памяти, [ блок памяти и коммутатор, выход которого соединен с адресным входом бло ка памяти,первый и второй выходы которого соединены соответственно с первыми входами элемента ИЛИ и схемы сравнения, выход которой соединен с вторым входом элемента ИЛИ, выход которого соединен с информационным входом регистра сдвига, выход которого соединен с входом второго регистра памяти и с первым информационным ;входом коммутатора,, второй информационный вход которого является первым входом преобразователя, вторым входом которого является управляющий вход регистра сдвига, третьим входом 'преобразователя является вход Опрос датчика равномерно распределенных случайных чисел, выход которого соединен с вторым входом схемы сравнения, четвертым входом блока является вход Считывание блока памяти, пятым входом блока - управляющий вход первого регистра памяти, шестым входом преобразователя - вход Сдвиг регистра сдвига, седьмым входом преобразователя - управляющий вход второго регистра памяти, выход которого является выходом преобразователя, восьмым входом которого является управляющий вход коммутатора, девятым входом преобразовате'ля является вход Установка датчика равномерно распределенных случайных чисел, десятым входом преобразователя - информационный вход блока памяти, одиннадцатым входом преобразователя - третий информационный вход коммутатора, двенадцатым входом преобразователя вход Запись блока памяти.

3. Генератор по π, 1, отличающийся тем, что блок задания статистических характеристик содержит кнопочный элемент, два элемента И, элемент НЕ и переключатель, выход которого соединен с входом элемента НЕ и с первым входом первого элемента И, выход которого является первым выходом указанного блока, выход элемента НЕ соединен с первым входом^ второго элемента И, выход которого является вторым выходом указанного блока, выход кнопочного элемента соединен с вторыми входами первого и второго элементов И.,

1049903 2