SU1257708A1 - Устройство дл коррекции ошибок в блоках пам ти - Google Patents

Description

Изобретение относитс  к вычислительной технике и пред назначено дл  обнаружени  и коррекции ошибок в бло ках пам ти на сдвиговых регистрах, таких как запоминающее устройство (ЗУ) йа цилиндрических магнитных доменах (ЦМД) и приборах с зар довой св зью (ПЗС).

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг.1 представлена функциональна  схема предлагаемого устройства; на фиг.2 - функциональные схемы наиболее предпочтительных вариантов выполнени -блока декодировани , блока управлени  и блока местного управлени  блока декодировани  соответственно .

Устройство содержит (фиг.1) блок 1 местного управлени , блок 2 кодировани  , формирователь 3 сигналов записи, блок 4 пам ти. Устройство содержит также усилитель 5 считыва- ни , блок 6 декодировани , блок 7 управлени , первый 8 и второй 9 накопители , элемент ИЛИ 10, элементы И-ИЛИ 11, первый регистр 12, группу элементов И 13, второй регистр 14, первый счетчик 15, элемент НЕ 16, элемент И 17, второй счетчик 18 и коммутатор 19, входы 20 и 21, первый управл ющий выход 22, выходы 23 и второй управл ющий выход 24 блока 6 декодировани , выходы 25-29, третий 30 и четвертый 3I входы блока 7 управлени  и установочные входы 33 и 34 первого счетчика 15. Блок 6 декодировани  содержит (фиг-2) блок 35 местного управлени , первый 36 и второй 37 прео1.разователи кода, первый 38 и второй 39 блоки сравнени , первый 40 и второй 41 счетчики и элемент И 42, выходы 43-49 с первого по седьмой и выходы 50-54 с третьего по седьмой блока 3 местного управлени  блока декодировани .

Блок 7 (фиг.З) управлени  содержит первый 55 и второй 56 элементы задержки, генератор 57 синхроимпульсов , первый 58 и второй 59. элементы И, элемент НЕ 60, триггеры 61-63 с первого по третий, элемент И-ИЛИ 64 и элемент ИЛИ 65.

Блок 35 местного управлени  блока декодировани  содержит (фиг.4)форми- рователь 66 синхроимпульсов, счетчик 67, первый 68 и второй 69 элементы ИЛИ, элемент И 70, элементы

5

0

5

I

И-НЕ 71-75 с первого по п тый, элементы НЕ 76-79 с первого по четвертый , регистры 80-83 с первого по четвертый , третий элемент ИЛИ 84 и триггер 85.

Провер емь Й блок 4 пам ти. (ЦМД- прибор) формирователь 3 сигналов записи и усилитель 5 считывани  могут быть выполнены на микросхемах К1 602 РЦ2. Емкость накопител  9 равна NxC бит (где N - предельно допустимое число ошибок в блоке 4 до перехода его на профилактический режим работы, а С - разр дность считываемого из него слова).

Преобразователи кода 36 и 37 содержат сдвиговые регистры с обратной .св зью, состо 1цие из триггеров, число которых соответствует степен м составл ющих порождающего полинома , и сумматоры по модулю два, на которые поступают сигналы обратной св зи, включены Б те позиции сдвиговых регистров, которые соответствуют ненулевым членам составл ющих порождающего многочлена.

Предлагаемое устройство работает следующим образом.

При записи информации в блок 4 данные от блока 1 (фиг.1) поступают в блок 2, а затем через формирователь 3 они поступают на выход устройства . При считывании информаци  из блока 4 через усилитель 5 поступает в блок 6. До начала работы происходит обнуление регистров 12 и 14 (сигнал на чертеже не показан). После того, как будет прин т последний бит считанной информации, блок. 6 вьщает сигнал с выхода 24, по которому блок 7 вырабатывает сигнал обращени  26 к накопителю 8 и сигнал записи-чтени  25 к накопител м 8 и 9. В то же врем  адрес считываемой последовательности поступает с выходов блока на вход накопител  8, а с его выхода считываема  информаци  передаетс  на элемент ИЛИ 10. Запись информации в накопитель 8 организована так, что если в течение рабочего периода блок 4 (до профилактического цикла) в слове по лю- .бому из адресов обнаруживаетс  ошибка , то по данному адресу в накопи- 5 тель 8 записываетс  двоичньй номер этой ошибки.

Подсчет числа ошибок за рабочий период происходит в счетчике 18.

0

5

0

5

0

Врем  рабочего периода устанавливаетс , по входу 33. Если за врем  рабочего периода не набрано установленное количество ошибок, то обнуление счетчика 15 происходит по входу 33 (врем ), Если в какой-то момент времени содержимое счетчика 15 становитс  равным некоторому предельно допустимому, то блок 4 переводитс  на профилактический режим работы по сигналу переполнени  счетчика 15 иа выходе 32, а счетчик 15 устанавливаетс  в ноль по входу 34.

Предположим, что с начала рабочего периода еще не было обнаружено ни одной ошибки. Считанна  из накопител  8 нулева  информаци  поступает по входу 31 на блок 7, в то же врем  считанна  из блока 4 информаци  декодируетс  в блоке 6. Сигнал о наличии или отсутствии ошибки поступает от блока 6 по выходу 22 в блок 7. Если в декодированной информации обнаружена ошибка, то блок 7 вырабатывает сигнал по выходу 27 (ошибки по данному адресу, с начала рабочего периода не было). В этом случае необходимо запомнить факт обнаружени  первой ошибки по данному адресу, записать в накопитель 8 по данному адресу код ошибки и запомнить в накопителе 9 скорректированное слово.

Факт обнаружени  ошибки запоминаетс  путем изменени  содержимого счетчика 15 на единицу. При этом сигнал ошибки поступает на элемент И 17

а сигнал отсутстви  ошибки по данному адресу до последнего обращени  к блоку 4 через элемент НЕ 16 поступа- ет с выхода элемента ИЛИ 0 на вход элемента И 17, разреша  изменение содержимого счетчика 15. Запись кода ошибки по данному адресу в накопи-, тель 8 происходил при наличии вторО- го сигнала обращени  к нему, который через элементы 55 и 56 задержки (фиг.З) и элемент ИЛИ 65 поступает на выход 26. Содержимое счетчика 15 поступает на информационный вход на- копител  8 и по соответствующему адресу осуществл етс  запись кода ошибки . Декодированное в блоке 6 слово передаетс  в блок Г при наличии управл ющего сигнала 27 и одновременно поступает на запись в накопитель 9 через элементы И 13, управл емые сигна4 ом 27 и в регистр 14. Сигнал

35

20

0 5 50 55

2577084

обращени  к «акопителю 9 вырабатываетс  на выходе 29 генератором 57. Эти же сигналы измен ют содержимое счетчика 18. Адрес каждого сло  за- 5 даетс  содержимым счетчика 15 (если ошибка по данному адресу произошла впервые) или содержимым, считанным из накопител  8, (если ошибка по данному адресу уже была). Эта ин- 10 формаци  через элементы И-ИЛИ 11 поступает на регистр 12. Счетчик 18 задает адреса, по которым размещаютс  отдельные группы слова. Сигнал переполнени  счетчика 18 поступает по 5 входу 30 и снимает сигналы 25, 26, 27 и 29.

Если к блоку 4 производитс  обращение по адресу, по которому записано слово, в котором уже была обнаружена ошибка, и блок 6 снова фиксирует ошибку в этом слове, тогда из накопител  8 считываетс  код ошибки по данному адресу. Эта информаци  определ ет , следующие этапы работы системы: ненулевой сигнал 31 с элемента ИЛИ 10 запрещает прохождение сигнала ошибки из блока 6 на счетчик 15, т.е. эта обнаруженна  ошибка не фиксируетс  как нова ; ненулевой, сигнал с элемента ИЛИ 10 вместе с сигналом ошибки 22 от блока 6 преобразуютс  в блоке 7 в сигнал 28 (ошибка по данному адресу за врем  рабочего периода была); сигнал 28 разрешает прохождение информации из накопител  8 через элементы И-ИЛИ 11 на регистр 12, в результате (при наличии сигналов Обращение (29) и Зп/Чт (25) уже скор ректированное ранее слово считываетс  из накопител  9 на коммутатор 19, сигнал 28 разрешает прохождение через коммутатор 19 информации из накс пител  9, а не из блока 61

25

30

Таким образом, сокращаютс  временные затраты на декодирование путем исключени  повторного обращени  к слову, в котором уже была обнаружена ошибка.

Временные затраты, св занные с исправлением ошибок при первом обращении к некоторой информации по адресу К (обычно от 1 до 1024), сокращаютс  путем изменени  алгоритма декодировани , реализуемого блоком 6, причем увеличение скорости декодировани  основано на сокращении количества сдвигов прин той иифоркации

путем одновременного синхронного преобразовани  информации в преобразовател х 36 и 37 (фиг.2), каждый из которых соответствует одной из составл ющих порождающего полинома кода Файра, задаваемого формулой Р(х) (х -О Р, (х), где Р,(х) - неприводимый многочлен степени b и пор дка е причем С не делитс  на е, максимальное значение которого е 2 -1, Дпина п кода - наименьшее общее кратное е и С. Количество контрольных разр дов равно (С+Ь).

1-ассмотрим, например, работу уст1

ройства дл  кода Файра, заданного по- 15 элементы 72 и 73 разрешают прохожде- рождающим полином (Р(х) (х +1) ( ние СИ от формировател  66 по вы- +1) и имеющего максимальную длину ходам АЗ-46. Сигналы несовпадени  от (2 -1)279. Этот код исправит блоков 38 и 39 измен т состо ние триг- произвольный пакет ошибок длиной гера 85 и по выходу 22 уходит сигнал

20 Обнаружена ошибка. Поступление СИ по выходам 43 и 44 обеспечивает сдвиг информации в преобразовател х 36 и 37 в процессе поиска местоположени  ошибки. Сдвиг информации в блоке 37

п ть бит или меньше.

Пусть исходный информационный многочлен, разр дностью 256 бит, состоит из одних нулей. Избыточные разр ды формируютс  путем делени  информационного многочлена на порождающий 25 продолжаетс  до тех пор, пока в его

полином. В рассматриваемом случае весь кодовый многочлен будет представл ть собой последовательность их 270 нулей.

Преобразователи 36 и 37 осущест- вл ют деление кодового многочлена на многочлены X х +1 их +1 соответственно . Оба преобразовател  работают синхронно, что обеспечиваетс  подачей на их входа синхроимпульсов (СИ) по выходам 43 и 44 соответственно от формировател  66, который запускаетс  по входу 21 сигналом от блока 1.

Если ошибки не произошло, то пос- ле прохождени  п бит через преобразователи 36 и 37, содержимое их равно нулю. Это ксируетс  блоками 38 и 39, которые вырабатывают сигналы, поступакицие по входам 50 и 51 блока 35 на элементы НЕ 75 и 76, запрещйю- щие подачу синхроимпульсов на преобразователи 36 и 37, и тем самым прекраща  работу блока 6. Кроме того сигналы сравнени  50 и 5I ие изме- н ют состо ни  триггера 85, и по выходу 22 от блока 6 уходит сигнал Ошибки нет.

Если при передаче информации произошла ошибка, то после прохождени  п бит кодового многочлена через преобразователи 36 и 37, полученные в них остатки не рачны нулю. Предполо257708 жим

S например, что ошибка имеет место в 146-150 разр дах информационной последовательности, тогда в результате делени  получатс  остатки

5 ОООП1110 и 10011 соответственно. Блок 38 фиксирует несовпадение содержимого п ти последних триггеров преобразовател  37 с содержимым триггеров преобразовател  36. Блок 39

Ш фиксирует ненулевое содержимое первых четырех триггеров преобразовател  37. Сигналы несовпадени  поступают по входам 50 и 51 в блок 35, и пройд  через элементы НЕ 76 и 77 и

(С-Ь) старших разр дах не будут зафиксированы нули, что в силу известных свойств двучлена х -1 определ ет момент расположени  в его Ъ младших разр дах пакета ошибок.

С момента обнаружени  ошибки по выходам 45 и 46 начинают поступать СИ на счетчики 40 и 41. Накопление СИ в счетчике 40 П1)одолжаетс  до момента выработки блоком 39 сигнала совпадени . Этот сигнал по входу 51 р блоке 35, запрещает подачу СИ на вход счетчика 40. В то же врем  содержимое счетчика 40 передаетс  через регистр 81 и выходы 23 (фиг.4) в блок 1. Это переданное число представл ет собой остаток от делени  номера последнего безошибочного разр да информационной последовательности на С.

€ начала процесса поиска местоположени  ошибки сдвигаетс  и содержимое в преобразователе 36 до тех пор пока не совпадает с содержимым п ти младших разр дов преобразовател  37. В результате блок 38 выработает сигнал совпадени , который запретит подачу СИ на преобразователь 36 и тем самым остановит его и счётчик 41, содержимое которого поступит в блок 35 на регистр 80, откуда будет передано в блок 1. Переданное из счетчика 41 число представл ет собой

остаток от делени  номера последнего безошибочного разр да информационной последовательности на (2 -1).

Таким образом, может быть вычислен номер последнего безошибочного разр да в информационной последовательности . В то же врем  пакет ошибки находитс  в младших разр дах пре- образовател  37, и при наличии двух сигналов совпадени  50 и 51 блок 35 выдает разрешающий сигнал 49 на элемент И 42. Этот сигнал обеспечибает подачу СИ через элемент И 70 и элемент ИЛИ 68 на преобразователь 37, сдвига  его содержимое, в результате чего пакет ошибок будет передан в блок 35, а оттуда в блок 1. Зна  номера ошибочных разр дов и име  картину ошибок, можно скорректировать информацию путем сложени  по модулю два ошибочных разр дов с разр дами пакета ошибок.

Claims (4)

1. Устройство дл  коррекции ошибок в блоках пам ти, содержащее фор- мирователь сигналов записи, выход которого  вл етс  выходом устройства , усилитель считывани , входы ко- тброго  вл ютс  контрольными входами устройства, а выходы подключены к информационным входам блока декодировани , тактовый вход и первый управл ющий выход которого соединены с тактовым выходом и первым управл ющим входом блока местного управлени , второй управл ющей вход и один из выходов которого подключены соответственно к выходу переполнени  первого счетчика и ко входам блока кодировани , выход которого соединен со входом формировател  сигналов записи , причем первый и второй уста-- новочные входы первого счетчика  вл ютс  управл ющими входами устройства , адресными и информационными входами которого  вл ютс  одни из входов блока местного управлени , о т личающе е с  тем, что, с целью повышени  быстродействи  уст- .ройства, в него введены накопители, регистры, блок управлени , коммутатор , второй счетчик, элемент ИЛИ, элементы И-ИЛИ, элементы И, элемент НЕ и группа элементов И, причем один из входов первого накопител  соединены с выходами первого счетчика и пер7088

выми входами элементов И-ИЛИ, вторые входы которых и входы элемента ИЛИ подключены к выходам первого накопител , другие входы которого соедине- ны с выходами блока, местного управлени , другие входы которого подключены к выходам коммутатора, одни из входов которого соединены с выходами второго накопител , а другие входы и

первые входы элементов И группы - с , выходами блока декодировани , первый и второй управл ющие выходы которого подключены соответственно к первым входам блока управлени  и элемента

И и ко второму входу блока управлени , третий вход которого соединен с выходом переполнени  второго счетчика , а четвертый вход - с выходом элемента ИЛИ и входом элемента НЕ,

выход которого подключен ко второму входу элемента И, выход которого соединен со счетным входом первого счетчика , выходы второго счетчика подключены к адресным входам первой

группы второго накопител , информационные входы и адресные второй группы которого соединены соответственно с выходами первого и второго регистров, входы которых подключены соответственно к выходам элементов И-ИЛИ и к выходам элементов И группы, первый выход блока управлени  соединен с первыми управл ющими входами накопителей, второй

- со вторым управл ющим входом первого накопител , а третий выход - со вторыми входами элементов И группы , третьими входами элементов И-ИЛИ и первым управл ющим входом коммутатора , второй управл ющий вход которого и четвертые входь элементов И-ИЛИ подключень к четвертому выходу блока управлени , п тый выход которого соединен со входом второго счетчика и вторым управл ющим входом второго накопител .

2. Устройство по п.1, о т л и - чающее с  тем, что блок декодировани  содержит преобразователи

кода, блоки сравнени , блок местного управлени , счетчики и элемент И, причем входы преобразователей кодов и первый вход блока местного управлени   вл ютс  информационге ми входами блока, тактовым входом которого  вл етс  второй вход блока местного управлени , первый и второй РЫХОДЬ; оторого подключены к управл ющим

входам первого и второго преобразователей кодов соответственно, а третий и четвертый выходы - к первым входам первого и второго счетчиков, вторые входы которых соединены соответственно с п тым и шестым выходами блока местного управлени , седьмой выход которого подключен к первому входу элемента И, второй вход которого соединен с одним из выходов второго преобразовател  кода, другие выходь которого подключены соответственно к одним из входов первого блока сравнени  и ко входам второго блока сравнени , выходы которых соединены соответственно с третьим и четвертым входами блока местного управлени , входы с п того.по седьмой которого подключены соответственно к выходам первого и второго счетчиков и к выходу элемента И, выходы первого преобразовател  кода соединены с другими входами первого блока сравнени , выходы с восьмого по дес тый блок местного управлени   вл ютс  первым и вторым управл ющими выходами и выходами блока соответственно.

3. Устройство по п,1, о т л и - чающе е с  тем, что блок управлени  содержит триггеры, генератор синхроимпульсов,элементы задержки, элементы И, элемент НЕ, элемент И-Ш1И и элемент ИЛИ, причем выход первого элемента задержки соединен со входом второго элемента задержки и первыми входами первого и второго элементов И, выходы которых подключены соответственно к первым входам первого и второго триггеров, выходы которых соединены с первым и вторым входами элемента И-ИПИ, третий и четвертый входы которого подключены к выходу генератора синхроимпульсов, вторые входы элементов И  вл ютс  первым входом блока, вторым входом которого  вл ютс  вход первого элемента задержки и первые входы третьего триггера и элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки, вторые входы триггеров  вл ютс  третьим входом блока, четвертым входом которого  вл ютс  третий вход первого элемента F и вход элемента НЕ, выход которого соединен с третьим входом второго элемента И, выходами блока с первого по п тый  вл ютс  соответственно выходы третьего триггера, элемента ИЛИ

5

0

5

второго и первого триггеров и элемента И-ИЛИ.

4. Устройство попп.1эи2, о т - ли чающе е с  тем, что блок местного управлени  блока декодировани  содержит счетчик, триггер, регистры с первого по четвертый, элементы ИЛИ, элементы НЕ, элемент И, .элементы И-НЕ и формирователь синхро- импульсов, выход которого соединен со входом счетчика, первыми входами элемента И и элементов И-НЕ с первого по третий, второй вход элемента И подключен к выходу четвертого элемента И-НЕ, а третий вход - к.выходу триггера и вторьм входам второго и третьего элементов И-НЕ, второй вход первого элемента И-НЕ соединен с выходом счетчика и первым входом п того элемента И-НЕ, выход которого подключен к первому входу триггера, выход первого элемента НЕ соединен с третьим входом второго и вторым входом п того элементов И-НЕ, выход второго элемента НЕ подключен к третьим входам третьего и п того элементов И-НЕ, выход первого элемента И-НЕ соединен с первыми входами первого и второго элементов ИЛИ, выходы которых подключёнь соответственно к выходу второго элемента И-НЕ и вхОду третьего элемента НЕ к выходу третьего элемента И-НЕ и входу четвертого элемента НЕ, вход первого регистра соединен с выходом третьего эле- 5 мента ИЛИ, входы с первого по третий которого подключены к,выходам регистров ср второго по четвертый соответственно , а четвертый вход третьего элемента ИЛИ  вл етс  первым входом блока, вторым входом которого  вл ютс  вход формировател  синхроимпульсов и второй вход триггера, третьим входом блока  вл ютс  вход второго элемента НЕ и первый вход четвер- 5 того элемента И-НЕ, а четвертым входом - вход первого элемента НЕ и второй вход четвертого элемента И-НЕ, входами с п того по седьмой блока  в- л ютс  входы регистров со второго по 0 четвертыйj выходами блока с первого по седьмой  вл ютс  соответствено выходы первого и второго элементов ИЛИ, второго и третьего элементов И-НЕ, третьего и четвертого элёмен- 5 тов НЕ и четвертого элемента И-НЕ, выходами блока с восьмого по дес тый  вл ютс  выходы триггера, первого регистра и счетчика соответственно.

0

фиг

43

71 К 22 W

П

Редактор Ю,Середа

tpuf.

Составитель Т.Зайцева

Техред И.Попович Корректор С.Черни

Заказ 5031/51Тираж 543 , Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб.., д. 4/5

Производственно-полиграфическое предпри тие,г.Ужгород, ул.Проектна ,4