RU1791851C - Запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах посто нной пам ти. Целью изо2 бретени   вл етс  повышение быстродействи  запоминающего устройства. Цель достигаетс  тем, что устройство содержит две группы регистров 2,3 сдвига, мультиплексоры 8 с соответствующими св з ми. Регистры 2,3 сдвига группируют кванты данных так, чтобы записывать одновременно 8 многоразр дную микросхему пам ти 7 накопител  5 идентичные разр ды n-слов и считывать из накопител  одновременно п- слов с последующей их дешифрацией млад- шими разр дами адреса с помощью мультиплексоров 8. Это позвол ет уменьшить врем  записи информации в устройство . 1 ил.

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в устройствах посто нной пам ти с использованием микросхем РПЗУ с электрическим стиранием информа.ции, кото- рые перепрограммируютс  в процессе работы.

Известно посто нное запоминающее устройство с обнаружением и исправлением ошибок, которое содержит основные блоки посто нной пам ти, дополнительные блоки посто нной пам ти, блок декодировани , мультиплексор:

Недостатком данного устройства  вл етс  отсутствие возможности корректиров- ки и смены программ в процессе работы с устройством.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство ,, содержащее накопитель, адресные шины которого  вл ютс  адресными входа- .ми первой группы устройства, блок кодировани , входы которого  вл ютс  информационными входами устройства, декодер , выходы которого  вл ютс  выходами устройства.

Недостатком указанного устройства  в- -л етс  запись в накопитель в цикле записи только одного слова и непосредственно в микросхему пам ти байта информационно- го слова. Это существенно увеличивает вре- м  программировани  устройства и снижает его надежность. При типичном значении времени записи одного байта в мик- росхемах РПЗУ с электрическим стиранием информации мс врем  программировани  устройства емкостью 256 К слов занимает около одного часа и выше. Кроме того, так как дл  коррекции ошибок используетс  корректирующий кодХэмминга, исправл - ющий одиночную ошибку и обнаруживающий двухкратную ошибку, то отсутствует возможность коррекции ошибок высокой кратности, в том числе и при отказе микросхемы пам ти в целом. Предполагаетс , что такие ошибки маловеро тны. Так как каждое очередное слово считываетс  в каждом цикле считывани , а он в несколько раз длиннее такта синхронизации устройства, то существенно увеличиваетс  суммарное врем  считывани  полного информациейного объема накопител .

Целью изобретени   вл етс  повышение быстродействи  устройства,

Цель достигаетс  тем, что в запоминаю- идее устройство, содержащее накопитель, адресные шины которого  вл ютс  адресными входами первой группы устройства, блок кодировани , входы которого  вл ютс  информационными входами устройства,

декодер, выходы которого  вл ютс  выходами устройства, введены две группы регистров сдвига, мультиплексоры, выходы которых соединены с соответствующими входами декодера, соответствующие входы управлени  мультиплексоров объединены и  вл ютс  адресными входами второй группы устройства, информационные входы мультиплексоров подключены к соответствующим разр дным шинам накопител  и соединены с выходами соответствующих регистров сдвига первой и второй групп, входы регистров сдвига первой группы соединены с соответствующими входами блока кодировани , выходы которого соединены с входами соответствующих регистров сдвига второй группы,

Сущность изобретени  заключаетс  в накоплении квантов данных, сгруппирован- ных посредством секционного регистра сдвига так, чтобы записывать одновременно в многоразр дную микросхему пам ти накопител  идентичные разр ды n-слов и считывать из накопител  одновременно п- слов с последующей их дешифрацией младшими разр дами регистра адреса на секционных мультиплексорах.

Сравнение за вл емого технического решени  с прототипом позволило установить соответствие его критерию новизна. При изучении других известных технических решений в данной области техники признаки, отличающие за вл емое изобретение от прототипа не были вы влены, и потому они обеспечивают за вл емому техническому решению соответствие критерию существенные отличи .

На чертеже изображена структурна  схема предлагаемого устройства.

Устройство содержит блок 1 кодировани , первую и вторую группы регистров 2, 3 сдвига, содержащих секции 4 сдвига, накопитель 5, содержащий колонки 6 микросхем 7 пам ти, мультиплексоры 8, декодер 9, адресные входы первой группы устройства 10, адресные входы второй группы устройства 11. входную информационную шину 12, внутренние шины 13 и выходную информационную шину 14.

Входы первой группы регистров 2 сдвига соединены с входной информационной .шиной 12 и соответствующими входами блока 1 кодировани , выходы которого соединены с входами соответствующих регистров 3 сдвига второй группы, выходы первой и второй групп регистров 2, 3 сдвига через внутренние шины 13 соединены с входами- выходами накопител  5 и информационными входами мультиплексоров 8, адресные шины накопител  5  вл ютс  адресными

входами 10 первой группы устройства, входы управлени  мультиплексоров 8 объединены и  вл ютс  адресными входами 11 второй группы устройства, выходы мультиплексоров 8 соединены с соответствующими входами декодера 9, выходы которого подключены к выходной информационной шине 14. Организаци  св зей между адресными входами первой группы устройства выполнена аналогично известному запоминающему устройству.

Работает запоминающее устройство следующим образом.

В режиме записи накопител  5 информационные слова квантами по шине 12 поступают на входы регистров сдвига 2 первой группы. Длина квантов слов выбираетс  равной количеству информационных разр дов в микросхеме 7. В насто щее врем  наибольшее распространение получили микросхемы РПЗУ с организацией восемь разр дов в слове.

Кажда  секци  4 первой группы регистра 2 представл ет собой восьмиразр дный регистр сдвига и предназначена дл  записи идентичного разр да восьми слов. Таким образом в 1-ю секцию записываетс  1-й разр д 8-ми слов (lp), во 2-ю секцию - 2-й разр д 8-ми слов (2р), в гл-ю секцию - m разр д 8-ми слов (тр). По входной информационной шине 12 разр ды слова поступают на вход блока 1 кодировани , Проход  через блок 1, каждое слово дополнительно приобретает соответствующее количество корректирующих разр дов. Корректирующие разр ды аналогично информационным разр дам переписываютс  в секции регистров 3 сдвига второй группы: в m.+ 1 секцию записываетс  1-й корректирующий разр д кода Хэмминга (1рХ) 8-ми слов, в m + 2 секцию - 2рХ, в m + k секцию - КрХ.

В итоге на регистрах 2,3 первой и второй групп формируетс  слово длиной n(m + k) разр дов, где п 8. За один цикл записи данное слово по внутренним шинам 13 переписываетс  в одну из колонок 6 микросхем 7 накопител  5. Выборка адреса колонки 6 и адресов микросхем 7 осуществл етс  разр дами адресных входов 10 первой группы устройства. Количество колонок б в накопителе 5 определ етс  его информационной емкостью, а количество микросхем 7 в колонке 6 задаетс  числом разр дов в информационном слове.

Таким образом в восьмиразр дную микросхему пам ти записываетс  идентичный разр д 8-ми слов. За счет этого врем  программировани  накопител  сокращаетс  в восемь раз, В случае отказа микросхемы пам ти будет неисправным только один

разр д в 8-ми словах, и он будет корректироватьс  кодом Хэмминга, исправл ющим однократную и обнаруживающим двойную ошибку в каждом из 8-ми слов в режиме 5 считывани . Перевод многократных ошибок в класс однократных повышает надежность блока накопител .

При выполнении операции считывани  из накопител  5 за один цикл на информа0 ционные входы мультиплексоров 8 поступает группа из n(m + -разр дных слов. Обращение происходит к тем же колонкам 6 микросхем 7 в накопителе 5, что и в режиме записи. На выходы мультиплексоров 8

5 будет выдаватьс  одно из 8-ми считанных слов, выбор которого осуществл етс  с помощью разр дов АО, Ai, A2 адресных входов второй группы устройства. Считанное слово поступает на вход декодера 9 и далее на

0 выходную информационную шину 14. Таким образом производитс  последовательна  выборка 8-ми считанных слов. В режиме считывани  сдвиговые регистры первой и второй групп перевод тс  в высокоимпе5 дансное состо ние (Z-состо ние) с целью отключени  их от внутренних шин 15.

Если в считанном слове имеетс  ошибка , то декодер 9 осуществл ет исправление одиночной ошибки и обнаружение двойной.

0 Дл  выборки следующих 8-ми слов запускаетс  новое обращение к блоку пам ти. Така  организаци  выдачи данных существенно повышает темп обмена с внешними устройствами . ..

5 Возможно расширение емкости пам ти запоминающего устройства. В этом случае дополнительные накопительные блоки подключаютс  непосредственно по входу к регистру 3, а по выходу - к выходам мульти0 плексоров 8, Предельное их количество задаетс  допустимой емкостью нагрузки входов.

Использование предложенного запоминающего устройства обеспечивает, по срав5 нению с существующими, следующие преимущества:

1. Существенно сокращаетс  врем  записи в накопитель при байтовой организации микросхемы пам ти.

02. Увеличиваетс  темп обмена данными с внешними устройствами.

Ф о р м у л а и з о б р е т е н и   Запоминающее устройство, содержа- 5 щее накопитель,-адресные шины которого  вл ютс  адресными входами первой группы устройства, блок кодировани , входы которого  вл ютс  информационными входами устройства, декодер, выходы которого  вл ютс  выходами устройства, о т л ичающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит две группы регистров сдвига, мультиплексоры , выходы которых соединены с соответствующими входами декодера, соответствующие входы управлени  мультиплексоров соединены и  вл ютс  адресными входами второй группы устройства, информационные входы мультиплексоров под

ключены к соответствующим разр дным шинам накопител  и соединены с выходами соответствующих регистров сдвига первой и второй групп, входы регистров сдвига первой группы соединены с соответствующими входами блока кодировани , выходы которого соединены с входами соответствующих регистров сдвига второй группы,