SU1495788A1 - Генератор случайных чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Предназначено дл  генерировани  случайных чисел с заданным законом распределени  и может найти применение при статистическом моделировании на ЭВМ. Цель изобретени  состоит в повышении точности воспроизведени  заданного распределени . Введение второго регистра 4, элемента ИЛИ 7, преобразовател  9, второго коммутатора 12 позвол ет повысить точность воспроизведени  заданного распределени  за счет неравномерного разбиени  области значений функции распределени , при котором длина участка аппроксимации выбираетс , исход  из заданной точности воспроизведени . 1 з.п. ф-лы, 4 ил.

Description

iU(

О

СП

00 СХ)

Изобретение относитс  к вычислительной технике и может найти применение при статистическом моделировании на электронных вычислит ель ньпс машинах .

Целью изобретени   вл етс  повьпие- ние точности воспроизведени  заданного закона распределени  за счет неравномерного разбиени  области значений функции распределени , при ко тором длина участка аппроксимации выбираетс  исход  из заданной точности воспроизведени .

На фиг.1 приведена функциональна  схема генератора случайных чисел; на фиг.2 и 3 - функциональные схемы .блока управлени  и преобразовател ;, на фиг.4 - микропрограмма работы ге- .нератора случайных чисел.

Генератор случайных чисел содержит- датчик 1 равномерно распределен- нь1х случайных чисел, блок 2 пам ти, первый регистр 3, второй регистр 4, сумматор 5, группу 6 элементов И, элемент ИЛИ 7, блок 8 управлени , преобразователь 9, первый коммутатор 10, схему 11 сравнени , второй коммутатор: 12,

Блок 8 управлени  (фиг.2) содержит генератор 13 синхроимпульсов, элемент И 14, три. триггера первый элемент НЕ 16, депшфратор 17, группу 18J-18J элементов И, группу

А элементов ИЛИ, второй элемент НЕ 20, третий элемент НЕ 21.

Преобразователь 9 (фиг.З) содержит дешифратор 22 и два элемента ИЛИ 23,1 и 23..

Отличительной особенностью предлагаемого генератора случайных чисел  вл етс  то, что он позвол ет с бог лее высокой точностью воспроизводить заданное распределение. Более высока  точность достигаетс  за счет того ,.что отдельные участки функции распределени , в свою очередь, дел т с  на несколько частей. В результате по вл етс  аппроксимаци , чтобы по- грешность аппроксимации не превышала заданной величины. Другими словами, те з астки, где погретпность аппроксимации велика, можно проходить с меньшим шагом аппроксимации 4 х., а остальные участки - с больпи М шагом их J. В результате перераспределени  длин участков аппроксимации можно обеспечить заданную точность, не

0

5

0

5

0

5

0

5

увеличива  общего количестве участков аппроксимации, т.е. не увеличива  аппаратурных затрат.

Генератор работает следующим образом .

Первоначально область определени  функции распределени  делитс  на N равных участков, где N 2. Здесь п - разр дность равномерно распределенных случайных чисел R ,снимаемых с первой группы выходов первичного источника . В дальнейшем отдельные участки, в свою очередь, могут быть разделены на несколько равных частей.

В соответствии с прин тым способом аппроксимации заданного распределени  первоначально необходимо случайным образом определить номер участка аппроксимации, из которого на выход генератора вьщаетс  случайное число с требуемым законом распределени . С этой целью датчик 1 формирует равномерно распределенное случайное число R,,которое и определ ет номер первоначально выбранного участка. Если окажетс , что первоначально выбранный участок был, в свою очередь, разделен на более мелкие участки, то вновь формируетс  случайное число R , которое определ ет пор дковый номер участка аппроксимации внутри первоначально выбранного участка . Описанна  процедура может повтор тьс  до тех пор, пока не будет определен окончательный номер выбранного участка аппроксимации, т.е. в предлагаем мом генераторе допускаетс  многократное разбиение требуемых участков на более мелкие части. После определени  номера выбранного участка аппроксимации на выходе генератора с по-: мощью сумматора 5 окончательно формируетс  случайное число g с требуемым законом распределени  g R . Здесь X j - значение аргздаента функ- Iции распределени ,в начале выбранног го i-ro участка аппроксимации, К1 равномерно распределенное на интервале 0,х j случайное число, Лх j - длина выбранного участка аппроксимации (длина шага аппроксимации).

При подготовке генератора к работе в блок 2 пам ти записываетс  вс  информаци , характеризз юща  закон распределени , т,е. х., 4Xj, а также служебна  информаци . Поскольку в предлагаемом генераторе дл  определени  номера участка аппроксимации используетс  р авномерно распределенное

3fo число R.

случайное число RJ, то и используетс  в качестве адреса  чейки пам ти, в которой записаны х . иДх,-, относ щиес  к первоначально выбранному участку аппроксимации. Однако , если выбранньш с помощью R участок делитс  в свою очередь на несколько частей, то по адресу R в блоке 2 пам ти записываетс  базовый адрес А и число г. Базовый адрес используетс  при формировании адреса  чеек пам ти, в которых записаны Xj и Лх., относ щиес  к участкам аппроксимации , полученным в результате разбиени  первоначального интервала на более мелкие части, а число 2 определ ет количество этих новых разбие-. НИИ первоначального участка, В последний разр д каждой  чейки пам ти записываетс  также служебный признак Z . Если признак z j О, то это означает, что в данной  чейке записа- ны х и 4xj, Если Z j 1 , то в данной  чейке записаны Лиг. В блоке 2 пам ти Xj хранитс  в обратном коде в форме с фиксированной зап той,/1 х-- в форме с плавающей зап той.

Предлагаемый генератор случайных чисел работает в соответствии с микропрограммой, приведенной на фиг,4 В микропрограмме прин ты следующие обозначени : z - сигнал с выхода схемы 11 сравнени ; z - сигнал Стоп, z - признак вида информации, хран щейс  в блоке 2 пам ти, у.,у. 1,6 - управл ющие сигналы, форми-

Q 5 о 5

0

5

адрес Л под действием сигнала у за- письгеаетс  в накапливающий сумматор 5, а число г - в первый регистр 3, В любом случае признак Zj записьгоает- с  в последний разр д регистра 4, Под действием сигнала у происходит формирование числа 8 х .+ R . При этом число R j формируетс  в первом коммутаторе 10, а операци  сложени  X j и R выполн етс  в накапливающем сумматоре 5. Под действием сигнала у сформированное в сумматоре число g с требуемым законом распределени  через группу 6 элементов И проходит на выход генератора. Под действием сигнала у происходит чтение из блока 2 чисел по адресу А , где А - базовый адрес, поступающий на первую группу входов коммут а- тора 12 с выходов сумматора 5, - равномерно распределенное г-разр д- ное случайное число, которое проходит через коммутатор 12 на младшие разр ды адресной группы входов блока 2 пам ти.

В схеме 11 сравнени  происходит формирование сигнала z, при этом z О, если , и z, 1 .при . Здесь RJ- равномерно распределенное случайное число, снимаемое с второй группы выходов датчика 1 и поступающее на вторую группу .входов схемы И сравнени . Мантисса М поступает на первую группу входов схемы 11 сравнени  с выходов регистра 4,

Признак Zj 1 означает, что в выбранной  чейке пам ти записаны А и t. Другими, словами, если гз 1 то в

руемые блоком 8 управлени , интерпре- до процессе формировани  очередного слу- тирующим приведенную микропрограмму, а - состо ни  блока В управлени . По заднему фронту сигнала у , поступающего на синхронизирующий вход датчика 1, формируетс  очередное равно- 45 мерно распределенное случайное число, Под действием сигнала у происходит чтение из блока 2 пам ти чисел по адресу R (адрес R через второй коммутатор 12 проходит с первой группы Выходов датчика 1 на адресные входы блока 2 пам ти). Под действием сигнала УЗ прочитанное из блока 2 па- м ти число X . записьтаетс  в накапли- вак ций cyMikiaTop 5, пор док Р числа их поступает в первый регистр 3, а мантисса М - во второй регистр 4, В случае, когда из выбранной  чейки

50

55

чайного числа g мы попали на участок аппроксимации, который был поделен на более мелкие части. В этоМ случае необходимо сформировать новый адрес  чейки пам ти, в которой записаны искомые х- и Дх . Этот адрес формируетс  под действием сигнала у, во втором коммутаторе 12, на первую группу входов которого поступает базовый адрес А с выходов сумматора 5 (в сумматор 5 адрес А был записан в предшествующем также под действием сигнала уд при чтении информации из блока 2 пам ти, которое происходило под действием сигнала у). Сиг-нал у поступает на управл кщие входы коммутатора 12, разреща  тем са|Мым прохождерше базового адреса А.

происходит чтение А и г, то базовый

процессе формировани  очередного слу-

чайного числа g мы попали на участок аппроксимации, который был поделен на более мелкие части. В этоМ случае необходимо сформировать новый адрес  чейки пам ти, в которой записаны искомые х- и Дх . Этот адрес формируетс  под действием сигнала у, во втором коммутаторе 12, на первую группу входов которого поступает базовый адрес А с выходов сумматора 5 (в сумматор 5 адрес А был записан в предшествующем также под действием сигнала уд при чтении информации из блока 2 пам ти, которое происходило под действием сигнала у). Сиг-нал у поступает на управл кщие входы коммутатора 12, разреща  тем саМым прохождерше базового адреса А.

Одновременно разрешаетс  прохождение

случайного числа, поступпютцего с первой группы выходов датчика 1 на вторую группу входов коммутатора 12. Количество разр дов случайного числа определ етс  преобразователем 9, группа выходов которого подключена к третьей группе входов коммутатора 12. Таким образом, преобразователь 9 управл ет процессом прохождени  че- рез коммутатор 12, формиру  на своих выходах открывающие сигналы. В свою очередь, на группу входов преобразовател  9 поступает число г с первого регистра 3. Преобразователь 9 пре- образует двоичное число г в унитарный ток, причем количество единичных сигналов нд выходах равно самому числу г. В общем случае, через коммутатор 12 проходит г-разр дное число , причем ,где п - количество разр дов числа §. Таким образом, на выходах коммутатора 12 формируетс  исполнительный адрес вида А , при :: этом дл  правильной работы коммутато- ра младшие г разр дов базового адреса А должны быть нулевыми, поскольку эти разр ды замещаютс  случайным г-разр дньш числом f. Добавление в младщие разр ды исполнительного адре- са случайного числа производитс  потому , что первоначальный интервал аппроксимации был разделен на 2 более мелких частей, и поэтому необходимо

случайньЫ обра.зом выбрать один, из 2 интервалов внутри первоначально . выбранного инте15Вала. Заметим, что по исполнительному адресу А § могут быть записаны как х .иДх., так и.

N

А И Г. Это необходимо цп  того, чтобы реализовать возможность многократного делени  любого (не только первоначального ) интервала на 2 частей. При поступлении сигнала у на первый синхронизирующий вход коммутатора 2 на его выходы проходит равномерно /распределенное п-разр дное случайное число R,. Это число R, используетс  в качестве адреса  чейки пам ти, в которой хранитс  информаци , относ ща с  к одному из 2 первоначальных интервалов. При этом 1 старщих разр дов этого адреса  вл ютс  нулевыми, а общий объем блока 2 пам ти равен 2  чеек. Обычно 1 не велико лежит в пределах .

На фиг.2 приведена схема блока 8 управлени , который работает в соответствии с микропрограммой, приведен

Q 5 0 5 0

5

ной на фиг.4. Сигнал Пуск поступает на вход блока .8 и переводит триггер 15, в единичное состо ние. В результате открываетс  элемент И 14 и импульсы с выхода генератора 13 поступают на синхронизирующие входы триггеров 152 и 15.j и дешифратора 17. Блок 8 управлени  начинает свою работу и на его выходах формируютс  уп-. равл кмдие сигналы у, где i - пор дковый номер выхода в группе выходов--. На микропрограмме не показан сигнал у, который совпадает с сигналом у, но в отличие от у 2 формируетс  только при переходе блока 8 из состо ни  ад в состо ние а .Сигналы z,, z и z поступают соответственно на входы задани  логических условий блока 8 управлени . В зависимости от значени  этих сигналов, а также от состо ни  а , и происходит формирование управл ющих сигналов у.. В частности , при поступлении сигнала z Стоп на выходе элемента И 18 фор 4ируетс  сигнал, который переводит триггер 15, в нулевое состо ние и закрьшает элемент И 14. В результате блок 8 управлени  прекращает свою работу, поскольку тактовые импульсы не проход т через элемент И 14 на синхронизирующие йходы дешифратора 17 и триггеров 15 и 15 . В схеме блока 8 управлени  дл  исключени  гонок и неустойчивых состо ний используютс  двухступенчатые тригге-т ры 15, 15, 15,, причем триггеры 15 и 153 имеют также асинхронные установочные входы.

Формула и

3 о

р е т е н и  

0

5

Claims (2)

1. Генератор случайных чисел, содержащий датчик равномерно распределенных случайных чисел, блок управлени , блок пам ти, регистр, коммутатор , сумматор,, схему сравнени , группу элементов И, причем перва  группа выходов датчика равномерно рас- пределенньпс случайных чисел соединена с первой группой информационных входов коммутатора и с первой группой входов схемы сравнени , выход Равно которой соединен с первым входом логических условий блока управлени , первый выход которого сое- дин.ен с входом опроса датчика равномерно распределенных случайньпс чисел, перва  группа выходов блока пам ти

9

соединена с первой группой информационных вход ов сумматора, втора  группа информационных вхЬдов которого соединена с выходами коммутатора втора  группа информационных входов которого соединена с группой выходов регистра,, группа информацион ных входов которого соединена с второй группой выходов блока пам ти, второй выход блока управлени  соединен с входом записи регистра и с вхо записи сумматора, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с третьим выходом блока управлени , четвертый выход которого соединен с входом разрешени  суммировани  сумматора и с управл ющим входом коммутатора, входы Пуск и Стоп блока управлени   вл ютс  входами Пуск и Стоп генератора соответственно, выходы элементов И группы  вл ютс  разр дными выходами генератора, отличающийс  тем, что, с целью повьшени  точности воспроизведени  заданного закона распределени  за счет неравномерного разбиени  области значений Фз нкции распределени , в него введены дешифратор , три элемента ИПИ, второй коммутатор и второй регистр, группа выходов которого соединена с второй группой входов схемы сравнени , выход младшего разр да второго регистра соединен с вторым входом логических условий блока управлени , п тый выход которого соединен с первым равл ющим входом второго коммутатора и с первым входом первого элемента ИЛИ, второй вход которого соединен с шестым выходом блока управлени , с вторым управл ющим входом второго коммутатора и с входом записи дешифратора , первый информационный выход которого соединен с первьгм входом второго элемента ИЛИ, с первым входом третьего элемента ИЛИ и с первым входом первой группы информационных входов второго коммутатора, втора  группа информационных входов которого соединена с второй группой выходов датчика равномерно распределенных случайных чисел, треть  группа информационных входов второго коммутатора соединена с группой выходов сумматора, вход записи второго регистра соединен с вторым вьЬсодом блока управлени , выход первого элемен9578810

та ИЛИ соединен с входом чтени  блока пам ти, треть  группа выходов которого соединена с группЬй информационных входов второго регистра, группа 5 информационных входов дешифратора соединена с группой информационных выходов первого регистра, группа информационных выходов второго коммута- тора соединена с группой адресных входов блока пам ти, второй выход де- шифратора соединен с вторыми входами второго и третьего элементов ИЛИ, третий выход дешифратора соединен с

15 третьим входом третьего элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом первой группы информационных входов второго коммутатора, . третий вход первой группы информа20 ционных входов которого соединен с выходом третьего элемента ИЛИ.

2. Ген ератор по п. 1 , о т л и - чающийс  тем, что блок уп25 равлени  содержит шесть элементов И, четыре элемента РШИ, три элемента НЕ,. три триггера, дешифратор и генератор тактовых импульсов, выход которого соединен с первым,входом первого эле3Q мента И и тактирующим входом первого триггера, пр мой выход которого соединен с вторым входом первого элемента И, выход которого соединен с тактирующими входами второго и третьего триггеров и входом записи дешифратора , первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, выход первого элемента ИЛИ  вл етс  первым выходом блока

40 управлени , выход второго элемента ИЛИ соединен с единичным входом второго триггера, пр мой выход которого соединен с первым информационным входом дешифратора, второй инфор- .

45 мационный вход которого соединен с пр мым выходом третьего триггера, обнул ющий вход которого соединен с обнул ющим входом второго триггера, с единичны: входом первого триггера

50 и с входом Пуск блока управлени , вход Стоп которого соединен с первым входом второго элемента И и входом первого элемента НЕ, выход которого соединен с первым входом тре-

55 тьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и первьпч входом третьего элемента ИЛИ и- вл етс  третьим выходом блока управлени , первый

35

1А95788

вход задани  логических условий которого соединен с первым входом четвертого элемента И и входом второго элемента НЕ, выход которого соединен с первым входом п того элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с выходом четм

вертого элемента ИЛИ, который  вл ет-.JQ второго и третьего элементов И, выход второго элемента И соединен с нулевыми входами первого и третьего триггеров, четвертый выход дешифратора соединен с третьими входами чет- 15 вертого и п того элементов И и с вторым входом шестого элемента И, выход которого соединен с вторым входом четвертого элемента ИЛИ и  вл етс  шестым выходом блока управлени .

с  вторым выходом блока управлени , второй вход заданий логических условий которого соединен с первым входом шестого элемента И и через третий элемент НЕ соединен с вторыми входами п того и четв-ертого элемен-. тов И выход которого соединен с ну- .левым входом второго триггера и  вл етс  четвертым выходом блока

равлени , второй выход дешифратора соединен с единичным входом третьего триггера и вторым входом третьего элемента ИЛИ, выход которого соединен с первым входом четвертого элемента ИЛИ и  вл етс  п тым выходом блока управлени , третий выход дешифратора соединен с вторыми входами

фие.З

Начало

гтп