SU826562A1 - Многоканальный преобразователь кода во временной. интервал - Google Patents

Многоканальный преобразователь кода во временной. интервал Download PDF

Info

Publication number
SU826562A1
SU826562A1 SU792807441A SU2807441A SU826562A1 SU 826562 A1 SU826562 A1 SU 826562A1 SU 792807441 A SU792807441 A SU 792807441A SU 2807441 A SU2807441 A SU 2807441A SU 826562 A1 SU826562 A1 SU 826562A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
channels
inputs
distributor
code
Prior art date
Application number
SU792807441A
Other languages
English (en)
Inventor
Михаил Михайлович Галкин
Владимир Павлович Жабеев
Валерий Александрович Карпенко
Владимир Иванович Королькевич
Владимир Антонович Кротевич
Борис Петрович Подбаронов
Original Assignee
Ki Pk B Avtomatizirovannykh Si
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ki Pk B Avtomatizirovannykh Si filed Critical Ki Pk B Avtomatizirovannykh Si
Priority to SU792807441D priority Critical patent/SU1166291A1/ru
Priority to SU792807441A priority patent/SU826562A1/ru
Application granted granted Critical
Publication of SU826562A1 publication Critical patent/SU826562A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относится к измерительной и вычислительной технике и может быть использовано при измерениях, передаче, сигналов и обработки информации в системах автоматической обработки данных и управляющих системах. 5
Известны многоканальные преобразователи кода во временной интервал, содержащие генератор, элемент И, триггер, счетчик, дешифратор и сегмы сравнения чисел, и обладающие ограниченной функциональной возможностью [1]. 10
Из известных многоканальных преобразователей наиболее близким по технической сущности к предлагаемому является преобразователь кода во временной интервал, содержащий генератор импульсов, подключенный к 15 счетчику, схему сравнения, регистр, узел формирования импульсов, запоминающее устройство и дешифратор [21.
Недостатками известного устройства являются ограниченное количество каналов разряд- * ностью запоминающего устройства, невозможность преобразования одинаковых кодов по разным каналам, и то, что запись кодов долж2 на производиться в порядке возрастания, что, в свою очередь, ограничивает функциональные возможности преобразователя и усложняет запись.
Цель изобретения — расширение функциональных возможностей.
Поставленная цель достигается тем, что в многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, запоминающее устройство, выходы которого соединены с первыми входами блока сравнения, вторые входы которого соединены с разрядными выходами счетчика, дополнительно введены распределитель каналов, η элементов И и η триггеров, счетные входы которых соединены с выходами соответствующих элементов И, причем выход генератор импульсов соединен со входом распределителя каналов, (п+1)-й выход которого соединен со счетным входом счетчика, выход блока сравнения объединяет первые входы элементов И, а остальные η выходов распределителя каналов соединены со вторыми входами соответствующих элементов И и адресными входами запоминающего уст
826562 4 ройства, при этом счетчик выполнен реверсивным.
На чертеже приведен предлагаемый преобразователь, блок-схема.
Устройство , содержит генератор 1 импульсов, распределитель 2 каналов, реверсивный счетчик 3, блок 4 сравнения, запоминающее устройство 5. (по количеству каналов) элементов Иби триггеров 7.
Устройство работает следующим образом.
В исходном состоянии распределитель 2 каналов, реверсивный счетчик 3 и триггеры 7 находятся в нулевом состоянии. При этом реверсивный счетчик 3 установлен в режим прямого счетчика. В запоминающее устройство 15 5 по адресам, соответствующим номерам каналов, записываются цифровые коды временных интервалов.
По сигналу ’’Пуск” тактовые импульсы от 20 генератора 1 поступают на вход распределителя 2 каналов. При этом на выходе распределителя 2 каналов устанавливаются кодовые комбинации, которые подаются на один из входов элементов И 6, и на адресные вхо- 25 ды запоминающего устройства 5. Каждая кодовая комбинация устанавливает разрешающий потенциал на входе только одной из элементов И 6, определяя, таким образом, жесткое соответствие между номером канала и адресом 30 запоминающего устройства 5. Сравнение цифрового кода запоминающего устройства 5 с кодом, устанавливаемым, в реверсивном счетчике 3, производится в блоке 4 сравнения.
В результате перебора всех кодовых комбина- 35 ций на выходе распределителя 2 каналов, равных числу каналов преобразователя, импульс с (п +1)-го выхода распределителя 2 поступает на счетный вход реверсивного счетчика 3, устанавливая в нем очередной цифровой 40 код, с которым также в блоке 4 сравнения сравниваются цифровые коды запоминающего устройства 5. Такое сравнивание вновь устанавливаемых в реверсивном счетчике 3 цифровых кодов будет происходить до момента 45 переполнения реверсивного счетчика 3.
При совпадении цифрового кода, записанного в запоминающем устройстве 5, с кодом реверсивного счетчика 3 на выходе блока 4 50 сравнения, а. следовательно, на объединенных входах элементов И 6 появится сигнал. Этот сигнал через один из элементов И 6 канала распределителя, .соответствующего адресу . запоминающего устройства 5, по которому про- 55 изошло сравнение, поступает на счетный вход соответствующего' триггера и устанавливает его в единичное состояние, формируя начало временного интервала'.
Аналогичное формирование переднего фронта временного интервала происходит по остальным каналам.
С момента переполнения реверсивный счетчик 3 переходит в режим обратного счета. В этом режиме происходит аналогичное сравнение кодов запоминающего устройства 5 с убывающим значением кода реверсивного счетчика
3. В момент сравнения импульсов с выхода блока сравнения 4 соответствующий триггер устанавливается в нулевое состояние, формируя при этом конец временного интервала.
После переполнения в режиме обратного счетчика реверсивный счетчик 3 переходит в режим прямого счета, и цикл преобразования повторяется аналогичным образом.
Таким образом, в результате сравнения цифровых кодов запоминающего устройства 5 и кодов реверсивного счетчика 3‘ в режимах прямого и обратного счета на выходе триггеров 7 формируются импульсы (временные интервалы), симметричные во времени относительно момента переключения режимов прямого и обратного счета реверсивного счетчика 3.
В результате сравнительного анализа известного и предлагаемого устройства видно, что емкость запоминающего устройства предлагаемого преобразователя в 2 раза меньше емкости запоминающего устройства известного преобразователя, в предлагаемом решении в отличии от известного имеется возможность преобразования одинаковых кодов по различным каналам, запись кодов в запоминающее устройство произвольная, а разрядность запоминающего устройств?! не зависит от числа каналов.

Claims (3)

  1. Изобретение относитс  к измерительной и вычислительной технике и может быть использовано при измерени х, передаче, сигналов и обработки информации в системах автоматической обработки данных и управл ющих системах . . Известны многоканальные преобразователи кода во временной интервал, содержащие генератор , элемент И, триггер, счетчик, дешифра тор и сегмы сравнени  чисел, и обладаюище ограшченной функциональной возможностью 1 Из известных многоканальных преобразователей наиболее близким по технической сущности к предлагаемому  вл етс  преобразователь кода во временной интервал, содержащий генератор импульсов, подключенный к счетчику, схему сравнени , регистр, узел формировани  импульсов, запоминающее устройство и дещнфратор
  2. 2. Недостатками известного устройства  вл ютс  ограниченное количество каналов разр дностью заоокщнакнцего устройства, невозможность преобразовани  одинаковых кодов по j a3HbtM каналам, и то, что запись кодов долж на производитьс  в пор дке возрас.тани , что, в свою очередь, ограничивает функциональные возможности преобразовател  и усложн ет запись . Пель изобретени  - расширение функциональных возможностей. Поставленна  цель достигаетс  тем, что в многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, запоминающее устройство, выходы которого соединены с первыми входами блока сравнени , вторые входы которого соединены с разр дными выходами счетчика, дополнительно введены распределитель каналов, п элементов И и п триггеров, счетные входы которых соединены с выходами соответствующих элементов И, причем выход генератор импульсов соединен со входом распределител  каналов, (п-И)-й выход которого соединен со счетным входом счетчика, выход блока сравнени  объедин ет первые входы элементов И, а остальные л вь1ходов распределител  каналов соединены со вторыми входами соответствующих элементов И и адресными входами запоминающего устройства , при этом счетчик выполнен реверсивным .. На чертеже приведен предлагаемый преобразователь , блок-схема. Устройство. содержит генератор 1 импульсов , распределитель 2 каналов, реверсивный счетчик 3, блок 4 сравнени , запоминающее устройство 5 (по количеству каналов) эл ментов И 6 и триггеров 7. Устройство работает следующим образом. В исходном состо нии распределитель 2 каналов, реверсивный счетчик 3 и триггеры 7 наход тс  в нулевом состо нии. При этом реверсивный счетчик 3 установлен в режим пр мого счетчика. В запоминающее устройство 5 по адресам, соответствующим номерам каналов , записываютс  Щ1фровые коды временных интервалов. По сигналу Пуск тактовые импульсы от генератора 1 поступают на вход распределител  2 каналов. При этом на выходе распределител  2 каналов устанавливаютс  кодовые комбинации, которые подаютс  на один из входов элементов И 6, и на адресные входы запоминающего устройства 5. Кажда  кодова  комбинагщ  устанавливает разрешающий потенциал на входе только одной из элементо И 6, определ  , таким образом, жесткое соот ветствие между номером канала и адресом запоминающего устройства 5. Сравнение цифрового кода запоминающего устройства 5 с кодом, устанавливаемым, в реверсивном счетчике 3, производитс  в блоке 4 сравнени . В результате перебора всех кодовых комбина ций на выходе распределител  2 каналов, рав ных числу каналов преобразовател , импульс с (п +1)-го выхода распределител  2 поступает на счетный вход реверсивного счетчика 3, устанавлива  в нем очередной цифровой код, с которым также в блоке 4 сравнени  сравниваютс  цифровые коды запоминающего устройства 5. Такое сравнивание вновь устанавливаемых в реверсивном счетчике 3 цифровых кодов будет происходить до момента переполнени  реверсивного счетчика 3. При совпадении цифрового кода, записанно го в запоминающем устройстве 5, с кодом реверсивного счетчика 3 на выходе блока 4 сравнени , а. следовательно, на объединешп 1Х входах элементов И 6 по витс  сигнал. Этот сигнал через один из элементов И 6 канала распределител , .соответствующего адресу . запоминающего устройства 5, по которому пр изощло сравнение, поступает на счетный вход соответствующего триггера и устанавливает его в единичное состо ние, формиру  начало временного интервала . Аналогичное формирование переднего фронта временного интервала происходит по остальным каналам. С момента переполнени  реверсивный счетчик 3 переходит в режим обратного счета. В этом режиме происходит аналогичное сравнение кодов запоминающего устройства 5 с убывающим значением кода реверсивного счетчика 3. В момент сравнени  импульсов с выхода блока сравнени  4 соответствующий триггер устанавливаетс  в нулевое состо ние, формиру  при этом конец временного интервала. После переполнени  в режиме обратного счетчика реверсивный счетчик 3 переходит в режим пр мого счета, и цикл преобразовани  повтор етс  аналогичным образом. Таким образом, в результате сравнени  цифровых кодов запоминающего устройства 5 и кодов реверсивного счетчика 3 в режимах пр мого и обратного счета на выходе триггеров 7 формирзютс  импульсы (временные интервалы), симметричные во времени относительно момента переключени  режимов пр мого и обратного счета реверсивного счетчика
  3. 3. В результате сравнительного анализа известного и предлагаемого устройства видно, что емкость запоминающего устройства предлагаемого преобразовател  в 2 раза меньше емкости запоминающего устройства известного преобразовател , в предлагаемом решении в отличии от известного имеетс  возможность преобразовани  одинаковых кодов по различным каналам, запись кодов в запоминающее устройство произвольна , а разр дность запоминающего устройств не зависит от числа каналов. Формула изобретени  Многоканальный преобразователь кода во временной интервал, содержащий генератор импульсов, запоминающее устройство, входы которого соединены с первыми входами блока сравнени , вторые входы которого соединены с разр дными выходами счетчика, о тличающийс  тем, что, с целью расширени  функциональных возможностей, он дополнительно содержит распределитель каналов , п элe leшoв И и п триггеров, счетные входы которых соединены с выходами соотв ехствуюцщх элементов И, причем выход генератора импульсов соединен со входом распределител  каналов, (п - 1)-й выход которого соединен со счетным входом счетчика, выход блока сравнени  объедин ет первые входы элементов п, а остальные п выходов распределител  каналов соединены со вторыми входами соответствующих а элементов И
    58265626
    и адресными входами запоминающего устрой-1. Авторское свидетельство СССР № 484638,
    ства, при этом счетчик выполнен реверсивным кл. Н 03 К 13/04, 1975.
    Источники информации,2. Авторское свидетельство СССР N 369705,
    прин тые во внимание при экспертизекл. Н 03 К 13/20, 1973.
    бмхаВ
SU792807441A 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной. интервал SU826562A1 (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SU792807441D SU1166291A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной интервал
SU792807441A SU826562A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной. интервал

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792807441A SU826562A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной. интервал

Publications (1)

Publication Number Publication Date
SU826562A1 true SU826562A1 (ru) 1981-04-30

Family

ID=20845375

Family Applications (2)

Application Number Title Priority Date Filing Date
SU792807441A SU826562A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной. интервал
SU792807441D SU1166291A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной интервал

Family Applications After (1)

Application Number Title Priority Date Filing Date
SU792807441D SU1166291A1 (ru) 1979-08-08 1979-08-08 Многоканальный преобразователь кода во временной интервал

Country Status (1)

Country Link
SU (2) SU826562A1 (ru)

Also Published As

Publication number Publication date
SU1166291A1 (ru) 1985-07-07

Similar Documents

Publication Publication Date Title
US4755817A (en) Data transmission system having transmission intervals which are adjustable for data words of various lengths
SU826562A1 (ru) Многоканальный преобразователь кода во временной. интервал
US4352181A (en) Device for synchronising multiplex lines in a time-division exchange
EP0102169A1 (en) Wave reading apparatus
US4400692A (en) Method for periodic digital to analog conversion
US4424730A (en) Electronic musical instrument
US3732376A (en) Time division multiplex coder
SU980279A1 (ru) Преобразователь интервала времени в цифровой код
SU1169173A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1231613A1 (ru) Преобразователь последовательного кода в параллельный
SU1116426A1 (ru) Устройство дл поиска чисел в заданном диапазоне
SU708508A1 (ru) Преобразователь код-шим
SU1363460A1 (ru) Устройство дл аналого-цифрового преобразоввани
SU1378059A1 (ru) Цифровой регистратор однократных импульсов
SU1495788A1 (ru) Генератор случайных чисел
SU1570012A1 (ru) Устройство временного уплотнени асинхронных каналов
RU1815670C (ru) Устройство перемежени данных
SU822298A1 (ru) Устройство дл контрол блокапОСТО ННОй пАМ Ти
SU1356260A1 (ru) Телевизионное устройство дл формировани двухградационного сигнала графических изображений
SU1193826A1 (ru) Преобразователь параллельного кода в последовательный
SU822348A1 (ru) Преобразователь код-временной интервал
SU1191909A1 (ru) Конвейерное устройство дл потенцировани массивов двоичных чисел
SU1001171A1 (ru) Устройство дл контрол канала цифровой магнитной записи-воспроизведени
SU1385300A1 (ru) Анализатор сигнатур
RU1798901C (ru) Однотактный умножитель частоты