SU951967A1 - Устройство дл регистрации,съема и обработки информации с пропорциональных камер - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ , СЪЕМА И ОБРАБОТКИ ИНФОРМАЦИИ С ПРОПОРЦИОНАЛЬНЫХ КАМЕР, содержащее последовательно включенные камеры, усилители-формирователи, оперативные запоминающие устройства (ОЗУ) с произвольной выборкой, а также блоки управлени  и считывани , источг ник тактовых сигналов, отличающеес  тем. что, с целью повышени  быстродействи  считывани  и расширени  функциональных возможностей устройства, введены четыре адресных счетчика с предварительной установкой , мультиплексор информационный, мультиплексор адресный, буферньй регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока предварительного отбора событий, а также с входами блока управлени  и блока считывани , выход схемы И соединен с вторым входом блока управлени , а соответствующий этому входу выход блока управлени  соединен с входами четырех адресных счетчиков, установочные и управл ющие входы которых соединены с блоком управлени , а их выходы - с входами адресного мультиплексора, адресный вход которосл го подключен к соответствующему выходу блока управлени , а выход - к адресным входам ОЗУ, выходы ОЗУ соединены с соответствзпощими входами информационных мультиплексоров, управл ющие входы которых соединены с со :л блоком управлени , а выходы мультиплексоров подключены к первому входу выходной логики и к входу буферного регистра, выход которого соединен с вторым входом выходной логики, а выход выходной логики соединен с блоком считывани , который соединен с командным входом блока управлени  и адресными входами .информационных мультиплексоров, управл ющие входы буферного регистра | и блока выходной логики подключены к соответствующим выходам блока управлени .

Description

Изобретение относитс  к детекторам элементарных частиц и атомных  дер и может быть использовано в различных област х науки и техники при экcпвpимeнтaль cыx исследовани х Известны устройства дл  регистрации , схема и обработки информации с пропорциональных камер lj , содержащие усилители-формирователи дл  усилени  сигнала с пропорциональных камер и формировани  их до амплитуды логического уровн  , схемы задержки дл  совпадений со стробом за си блоки пам ти дл  запоминани  информации и системы считывани , включающие в себ  ворота считывани  параллельные сдвиговые регистры, ло ку поиска, управление считыванием и обработкой. Данные из регистрирую щей электроники считываютс  параллельно-последовательным способом и занос тс  в промежуточньм регистр . Разр ды этого регистра провер ютс  последовательно на содержание и при обнаружении единицы кодируютс  и передаютс  в ЭВМ. Ввиду большого мертвого времен системы регистрации и считывани , в случае интенсивного и короткого сброса пучка ускорител , происходит потер  полезной информации и требуе с  быстра  промежуточна  пам ть. Кроме того, отсутствует возможност получени  необходимой информации о временном и пространственном распределении фоновых событий. При использовании этих устройств в установках с большим числом каналов регистрации нар ду с проблемой повышени  надежности электронной системы необходимо снижение стоимости канала регистрации. .Наиболее близким по технической сущности к предложенному  вл етс  устройство 21 , содержащее усилите|ли , оперативные запоминающие устрой ства с произвольной выборкой, адресный счетчик, выходные ворота, блок считывани  и управлени , генератор синхроимпульсов. Информаци , поступающа  с пропорциональных камер, регистрируетс  в запоминающи устройствах синхронно с импульсами генератора в течение некоторого вре менного интервала, а затем параллельно считываетс  и обрабатываетс  программным путем. Устройство не позвол ет непосред ственно указывать адрес  чеек запоминающих устройств, в которых содержитс  полезна  информаци . Дл  ее извлечени  необходимо опросить с помощью ЭВМ все адреса запоминающих устройств, что ограничивает быстродействие считывани . Кроме того, из-за параллельного способа съема информации это устройство не может быть использовано в системах с большим числом каналов регистрации. Цель изобретени  - повышение быстродействи  считывани  и расширение функциональных возможностей устройства. Цель достигаетс  тем, что в устройство , содержащее последовательно включенные камеры, усилители-формирователи , оперативные запоминающие устройства с произвольной выборкой, а также блоки управлени  и считывани , источник тактовых сигналов, ввег дены четьфе адресных счетчика с предварительной установкой, мультиплексор информационный, мультиплексор адресный, буферный регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока отбора событий, а также с входами блока управлени  и блока считывани , выход схемы И соединен с вторым входом блока управлени , а соответствующий этому входу выход блока управлени  соединен с входами четырех адресных счетчиков, установочные и управл ющие входы которых соединены с блоком управлени , а их выходы - с входами адресного мультиплесора , адресный вход которого подключен к соответствующему выходу блока управлени , а выход - к адресным входам оперативных запоминающих устройств; выходы запоминающих устройств соединены с соответствующими входами информационных мультиплексоров , управл ющие входы которых соединены с блоком управлени , а выходы мультиплексоров подключены к первому входу выходной логики и к выходу буферного регистра, выход которого соединен с вторым входом выходной логики, а выход выходной логики соединен с блоком считырзани , которьй соединен с командным входом блока управлени  и адресными входами информационных мультиплексоров . 3 управл ющие входы буферного регистра и блока выходной логики подключены к соответствующим выходам блока управлени . На чертеже изображена блок-схема описываемого устройства. Устройство содержит пропорциональные камеры 1, усилители-формирователи 2, оперативные запоминающие устройства 3 с произвольной выборкой (ОЗУ), мультиплексоры 4 информационные, буферный регистр 5, выходную логику 6, мульти плексор 7 адресный, адресные счетчики 8-11, блок 12 управлени , логическую схему И 13, блок 14 считывани , источник 15 тактовых сигналов , блок 16 отбора событий. Регистрирующа  часть устройства включающа  усилители-формирователи 2, запоминающие устройства 3, мул типлексоры информационные 4, расположенные непосредственно на пропорциональных камерах 1. Буферный регистр 5, выходна  логика 6, так же как и адресна  логика, включающа  в себ  элементы 7-13,  вл ютс  общими дл  всех пропорциональных камер 1 и расположены на первой камере. Кажда  группа сигнальных электродов , на которые разбиты электроды каждой камеры, соединена по шинам А с соответствующими входами усилителей-формирователей 2,выходы которых подключены в том же соответствии к информационным входам запоминающих устройств 3. Адресные входы запомина щих устройств 3 соединены общей шиной D с выходом адресного мультиплексора 7. Дл  опроса запоминающих устройств 3 используютс  мультиплекс ры 4, входы которых соединены с соот ветствующими выходами запоминающих устройств 3. Мультиплексоры 4, расположенные на камерах 1, соединены с выходной логикой 6 и буферным регистром 5 шиной Q , а выход выходно логики 6 подключен к блоку 14 считывани  через магистраль В. Устройство режиме записи информации работает следующим образом. По сигналам, поступившим по шине С с блока 14 считывани , в соответстви с программой его работы, в блок 12 управлени , вырабатываютс  управл ю1цие сигналы К. Сигналы разре шают предварительную установку начал ных состо ний адресных счетчиков 8-11, которые поступают по шинам 7 12 управлени . По сигС -Сд от блока , поступающим от блока 12 управлени  по шине С адресный мульти плексор 7 переключаетс  на входы, соединенные с выходом разр дов адреса ного счетчика 8. С поступлением сигнала Кл импульсы от источника тактовых сигналов 15 поступают через логическую схему И 13 на блок управлени , а затем на входы адресных счетчиков 8-11 и увеличивают на единицу число, хран щеес  BI каждом счетчике 8-11. Отметим, что в качестве источника тактовых сигналов 15 могут быть использованы сигналы от тактового генератора или же, в случае работы на ускорителе с банчированной структурой пучка, - сигналы от каждого банча. Код адреса оперативных запоминакхцих устройств 3 поступает на их адресные входы с выхода адресного счетчика 8 через адресный мультиплексор 7 по шине D . Изменение кода адреса запоминающих устройств 3 происходит синхронно с импульсами h от источника тактовых сигналов 15. Информаци , поступающа  на входы оперативных запоминающих устройств по шинам А и от пропорциональных камер 1, записываетс  в тот адрес, который указывает в этот момент адресный счетчик 8. В момент смены адреса информационные входы запоминающих устройств 3 блокируютс  сигналами Кс, поступающими на их управл ющий вход от блока 12 управлени . В оперативные запоминающие устройства 3 записываетс  вс  информаци , котора  поступает на их входы и прекращаетс  к поступлением сигнала Т на логическую схему И 13. В этом случае блокируютс  импульсы от источника тактовых сигналов 15, т.е. прекращаетс  смена адреса. Сигнал Т вырабатываетс  блоком 16 отбора только в случае регистрации камерами полезного событи , определ емого по заданным пааметрам . Так как на выработку сигнала Т блоком 16 отбора событий и потуплени  его на логическую схеу И 1 3 требуетс  некоторое посто ное врем  TQ, то момент запрета мены адреса запаздывает по отноению к моменту записи информации об тобранном событии в з поминающие

устройства 3 на это же врем  Т, Поэтому в течение этого времени коп адреса, поступающий на запоминающие устройства .по шине ) от адресного счетчика 8, может измен тьс  п раз ( П - число тактовых импульсов за врем  TQ ) наличии на входе запоминающих устройств 3 информации , она запишетс  в них, С поступлением сигнала Т на блок 12 управлени  и блок 14 считывани  осуществл етс  переключение адресного мультиплексора 7 на входы, соединенные с выходом разр дов адресного счетчика 9, выдаетс  сигнал t на управл ющие входы Считывание запоминающими устройствами 3 , и начи- наетс  считывание информации из запоминающих устройств 3. Несмотр  на то что в  чейках пам ти записана как фонова ; так и полезна  информаци , считываетс  однако только информаци  об отобранном событии. Адрес  чеек , в. которых она записана, поступает по шине 1 на адресные входы запоминающих устройств 3 через мультиплексор 7 с выхода разр дов адресного счетчика 9. Непосредственное поступление на адресные входы запоминающих устройств 3 адреса  чеек , в которых записана полезна  информаци , возможно благодар  посто нству времени Т поступлени  сигнала Т на логическую схему И 13, равно nt , где {, - период источника тактовых сигналов. Как уже отмечалось ранее, за врем  Т состо ние адресных счетчиков 8-11 изменитс  и раз. Поэтому, если предварительное начальное состо ние адресного счетчика 5 увеличить на и единиц по отношению к предварительному начальноьгу состо нию адресного счетчика 9, то в момент их блокировки адресный счетчик 9 всегда будет показывать адрес  чеек, в которых записана информаци  об отобранном событии . Необходима  разность в начальных состо ни х адресных счетчиков 8 и 9 устанавливаетс  экспериментально перед началом измерений.

Таким образом, использование второго адресного счетчика 9 позвол ет без каких-либо дополнительных on раций и логических блоков выдавать на адресные входызапоминающих устройств 3 требуемый адрес  чеек, информаци  из которых сразу же считываетс , что значительно-повьшает быстродействие устройства при считывании информации.

Считывание информа,ции из оперативных запоминающих устройств 3 осуществл етс  следующим образом.

По сигналам, поступающим от блока 14 считьшани  по шине С , блок 12 управлени  вырабатывает необходимые дл  считывани  управл ющие сигналы);. Сигналы К поступают на мультиплексоры 4, расположенные на выбранной камере , информацию от которой мы хотим : извлечь. Затем, дл  опроса запоминающих устройств 3, наход щихс  на В1м-бранной камере, блок 14 считывани  включает по шине С н С , соединенной с адресными входами мультиплексоров 4, первьм вход этих мультиплексоров дл  каждой группы сигнальных электродов камеры. Информаци , содержаща с  в  чейках соответствующих данному номеру входа мультиплексоров 4, адрес которых указывает адресный счетчик 9, поступает параллельно от каждой группы через мультиплексоры 4 и выходную логику 6, котора  по сигналу Kg пропускает ее по магистрали В в блок 14 считывани . Затем блоком 14 считывани  выдаетс  номер следующего входа мультиплексоров и т.д.

По окончании считывани  информации из оперативных запоминающих устройств 3, расположенных на выбранной камере, включаютс  мультиплексоры 4, расположенные на следующей камере, н процесс считьшани  повтор етс .

Таким образом, использование мультиплексоров 4 дл  опроса запоминающих устройств 3 позвол ет перейти от параллельного способа передачи информации к параллельно-последовательному и, кроме того, позвол ет получить информацию от любой заданной проволочки или группы проволочек пропорциональных камер. Информаци  о временном и пространственном распределении фоновых собьггий может быть получена программным управлением , считыва  последовательно содержимое  чеек запоминающих устройств 3, адреса которых поступают на установочные входы адресного счетчика 9 по шине Сл от блока t2 управлени .

Информаци  о фоновых событи х, привод щих к искажению полезной ниформации ,, может быть получена автономным путем. Это позвол ют сделать адресные счетчики 10 и И. Дл  этой цели предварительное начальное состо ние адресных счетчиков 10 и 11 уменьшено и увеличено соответственно на 1 по отношению к предварительному начальному состо ншо адресного счетчика 9. Считывание в этом случае осуществл етс  следукидим образом Мультиплексор 7 переключаетс  блоком 12 управлени  на входы св занные с выходом разр дов адресного счетчика 10. Код адреса, показываемый этим счетчиком, поступает на запоминающие устройства 3, а информаци содержаща с  в этом адресе, поступает через мультиплексоры 4 в буферный регистр 5 и при наличии сигнала К 7 О блока. 12 управлени  запомиЗатем мультиплексор 7 каетс  в нем. переключаетс  на входы, св занные с выходом разр дов адресного счетчика и информаци , содержаща с  в ОЗУ, с адресом, указываемом зтим счетчиком , поступает на выходную логику 6, котора  представл ет собою арифметическое и логическое устройство и организована в режиме антисовпадени . На выходе выходной логики 6 сигнал п  витс  только в случае отсутстви  единиц в соседних  чейках с адресами, показываемыми адресными счетчиками 9 и 10. Таким образом, использование адресного счетчика 10 и выходной логики 6 позвол ет исключить на стадии считывани  сопутствукнций полезному событию фон. Дл  этой же цели служит адресн счетчик 11, с тем лишь отличием, что он указывает адрес фоновых событий, поступивших на запоминающие устройства 3 вслед за полезным событи&4. По сравнению с известным устройством описанное устройство имеет большее быстродействие и может быть использовано в системах с любым числом каналов регистрации, так как введение информационных мультиплексоров 4 дл  опроса оперативных запоминающих устройств 3 позвол ет сократить до минимума число линий, используемых дл  передачи данных, и позвол ет , по желанию, получить информацию от любой проволочки камер. Кроме того, предлагаемое устройство позвол ет провести предварительную обработку зарегистрированных событий на стадии передачи информации из регистрирукщей электроники в блок 14 считывани  и управлени .

Claims (1)

1. (541 УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ, СЪЕМА И ОБРАБОТКИ ИНФОРМАЦИИ С ПРОПОРЦИОНАЛЬНЫХ КАМЕР, содержащее последовательно включенные камеры, усилители-формирователи, оперативные запоминающие устройства (ОЗУ) с произвольной выборкой, а также блоки управления и считывания, источг ник тактовых сигналов, отличающееся тем. что, с целью повышения быстродействия считывания и расширения функциональных возможностей устройства, введены четыре адресных счетчика с предварительной установкой, мультиплексор информационный, мультиплексор адресный, буферный регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока предварительного отбора событий, а также с входами блока управления и блока считывания, выход схемы И соединен с вторым входом блока управления, а соответствующий этому входу выход блока управления соединен с входами