SU1160373A1 - Устройство дл контрол цифровых объектов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ОБЪЕКТОВ, содержащее блок управлени , коммутатор, формирователь тестовых последовательностей, св занный информационными входами с входной шиной устройства, информационными выходами - с первыми информационными входами блока компараторов и блока формирователей импульсов, первым командным входом и первым командным выходом - соответственно с первым командным выходом и с первым командным входом распределител  импульсов, подключенного информационным выходом к вторым информационным входам блока компараторов и к вторым информационным входам блока формирователей импульсов , соединенного с первыми входами коммутатора, подключенного вторыми входами к выходу формировател  воздействи , а выходами - к третьим информационным входам блока компараторов, св занного с четвертыми и с третьими информационными входами блока формирователей импульсов и выходами блока цифроаналоговых преобразователей , отличающеес  тем, что, с целью повышени  .производительности устройства , в него введены мультиплексор, блок регистров и формирователь адреса, а блок управлени  содержит первый и второй триггеры , элемент И и элемент ИЛИ, подключенный первым входом к входу «Пуск устройства , вторым входом - к нулевому входу первого триггера и к второму командному выходу формировател  тестовых, последовательностей , а выходом - к нулевому входу второго триггера, св занного выходом с выходной шиной устройства, а единичным входом - с единичным входом первого триггера и входной шиной устройства, подключенной к первому входу элемента И, соединенного выходом с выходной шиной устройства, (Я а вторым входом - с выходом блока компараторов и с командным входом формировател  адреса, подключенного информационным входом к входной шине устройства, а выходом - к адресному входу мультиплексора , подключенного информационными входами к выходу блока регистров, первыми выходами - к входу распределител  импульсов , вторыми выходами - к входам формиО5 рователей воздействий, а третьими выходами - к входам блока цифроаналоговых преО образователей, причем второй командный со вход формировател  тестовых последовательностей св зан с выходом первого тригсо гера, а вход блока регистров - с входной шиной устройства..

Description

Изобретение относитс  к контрольно-измерительной технике и предназначено дл  функционального контрол  цифровых больших интегральных схем (БИС) при их массовом производстве.

Одним из основных требований, предъ вл емых к оборудованию дл  контрол  БИС,  вл етс  обеспечение высокой производительности контрол . Известны устройства не в достаточной мере удовлетвор ют указанйому требованию.

Известен р д отечественных и зарубежных устройств дл  функционального контрол  интегральных схем, осуществл ющих контроль по программе, вырабатываемой посредством ЭВМ 1 .

Недостатком устройств  вл етс  относительно низка  производительность контрол  схем, состо щих из-одинаковых  чеек, например , типа БИС, ОЗУ, ПЗУ, РАЛУ, требующих одинакового режимного обеспечени  и, следовательно, одинакового алгоритма контрол , формируемого с помощью специального генератора. Этот недостаток обусловлен тем, что услови  контрол  (частота контрол , величины напр жений источников питани , уровни входных воздействий, уровни компарации, временные соотношени  и др.) остаютс  посто нными при переходе от одной  чейки к другой как при записи информации в контролируемую  чейку, так и при считывании. Т. е. известные устройства не позвол ют перейти от одного режима контрол  к другому внутри формируемой (анализируемой ) тестовой последовательности. Например, при разбраковке БИС ОЗУ типа 581РУ4 на группы по быстро действию, а также при измерении быстродействи  контроль БИС производ т по заданному алгоритму контрол  на заданной частоте. Так как данна  БИС содержит 16- 10  чеек пам ти , то при ее контроле посредством алгоритма , бегуща  «1 или «О требуетс  врем  2;(1610) -f где f - частота функционального контрол . При частоте f 2МГц врем  контрол  составит около 10 с. В случае установлени  неработоспособности объекта контрол  на этой частоте в известных устройствах необходимо обращение к ЭВМ с целью получени  новых исходных данных дл  контрол  на другой частоте, причем весь процесс контрол  повтор етс  с начального адреса, так как информаци  за вре.м  обращени  к ЭВМ может быть утер на дл  контролируемой БИС ОЗУ. Данное обсто тельство требует значительных временных затрат на контроль (в худшем случае имеет место п-кратное повторение испыт-аний при изменении режима испытаний в п-направлени х , где п - число одинаковых  чеек в контролируемой БИС), что снижает производительность контрол , известных устройств .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, содержащее ЭВМ, комплект устройств вводавывода и долговременного хранени  кон .трольно-измерительной информации, блок сопр жени , блок управлени , контактное устройство дл  включени  объекта контрол , блоки статических испытательных воздействий и измерени  статических параметров , коммутационную матрицу посто нного тока, блоки формирователей уровней, блок компараторов, генератор блбков, блок цифроаналоговых преобразователей, коммутатор задающих сигналов, блок накоплени  результатов , многоканальный коммутатор, преобразователь временных параметров в напр жение , аналого-цифровой преобразователь комплект задающих генераторов и блок Ы-вхбдовых схем цифрового или аналогового суммировани .

Принцип работы известного устройства состоит в том, что задающие генераторы формируют на запрограммированной основной частоте fo задающие сигналы, параметры которых программируютс  независимо по каждому выходу задающих генераторов по отношению к началу 1 онтрольного теста. Посредством коммутатора задающих сигналов и блока N-входовых схем цифрового или аналогового суммировани  по командам из блока управлени  осуществл етс  объединение задающих сигналов в любые комбинации . Таким образом, согласно программе контрол , в известном устройстве в пределах периода TO формируетс  импульсна  последовательность с числом импульсов от О до N. В результате, в пределах периода То известное устройство позвол ет формиро-. вать их;пытательныё, контрольные, тактирующие , стробирующие и синхронизирующие последовательности сигналов с программируемыми временными соотнощени ми между ними или с программируемой формой этих сигналов. Такой принцип работы известного устройства позвол ет увеличить частоту контрол  счетчиков, сдвиговых регистров и др. и тем самым частично решить задачу повышени  производительности контрол  названных схем 2.

Однако при контроле БИС, состо щих из однотипных . чеек, переход  от одного режима контрол  к другому при переходе от контрол  одной  чейки к другой невозможен внутри формируемой тестовой последовательности . Это обсто тельство отрицательно вли ет на производительность контрол . Таким образом, недостаток известных устройств дл  функционального контрол  цифровых объектов выражаетс  в низкой производительности контрол  схем, состо щих из однотипных элементов, требующих одинакового режимного обеспечени .

Целью изобретени   вл етс  повышение производительности устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых объектов, содержащее блок управлени , коммутатор, формирователь тестовых последовательностей , св занный информационными входами с входной шиной устройства, информационными выходами - с первыми информационными входами блока компараторов и блока формирователей импульсов, первым командным входом и первым командным выходом - соответственно с первым командным выходом и с первым командным входом распределител  импульсов, подключенного информационным выходом к вторым информационным входам блока компараторов и к вторым информационным входам блока формирователей импульсов, соединенного выходом с первьши входами контактного блока, подключенного вторыми входами к выходу формировател  воздействий, а выходами - к третьим информационным входам блока компараторов, св занного с четвертыми и с третьими информационными входами блока формирователей импульсов и вьгходами блока цифроаналоговых преобразователей , введены мультиплексор, блок регистров и формирователь, адреса, а блок управлени  содержит первый и второй триггеры , элементы И и элемент ИЛИ, подключенный первым входом к входу «Пуск устройства , вторым входом - к нулевому входу первого триггера и к второму командному выходу формировател  тестовых последовательностей , а выходом к нулевому входу второго триггера, св занного выходом с выходной шиной устройства, а единичным входом - с единичным входом первого триггера и входной шиной устройства, подключенной к первому входу элемента И, соединенного выходом с выходной шиной устройства , а вторым входом - с выходом блока компараторов и с командным входом формировател  адреса, подключенного информационным входом к входной шине устройства , а выходом - к адресному входу мультиплексора , подключенного информационными входами к выходу блока регистров, первыми выходами - к входу распределител  импульсов, вторыми выходами - к входам формировател  воздействий, а третьими выходами - к входам блока цифроаналоговых преобразователей, причем второй командный вход формировател  тестовых последовательностей св зан с выходом первого триггера, а вход блока регистров св зан с входной шиной устройства.

Введение блоков регистров, мультиплексирований и формировател  адреса позвол ет измен ть режим контрол  внутри формируемой тестовой последовательности, т.е. без обращени  к внешнему устройству управлени  и без повторени  кодовых комбинаций. Тем самым сокращаетс  общее число обращений к устройству управлени  и, следовательно , повышаетс  производительность контрол .

На фиг. 1 изображена блок-схем предлагаемого устройства дл  1 нтрол  цифровых объектов; на фиг. 2 то же, блока управлени ; на фит. 3 - то же, блока формировани  тестовых последовательнос0 тей; на фиг. 4 - то же, распределител  импульсов .

Устройство (фиг. 1) содержит блок 1 управлени , коммутатор 2, формирователь 3 воздействий, блок 4 компараторов, блок 5

5 формирователей импульсов, формирователь 6 тестовых последовательностей, блок 7 цифроаналоговых преобразователей, распределитель 8 импульсов, мультиплексор 9, блок 10 регистров, формирователь II адреса , входна  шина 12 устройства, выходна 

0 шина 13 устройства.

Блок управлени  (фиг. 2) содержит элемент ИЛИ 14, первый 15 и второй 16 триггеры , элемент И 17. Блок формировани 

5 тестовых последовательностей (фиг. 3) содержит счетчик 18 адресов .и оперативное запоминающее устройство 19.

Распределитель импульсов (фиг. 4) содержит генератор 20 опорной частоты, формирователь 21 периода, каналы 22 формировани  задержек и длительностей импульсов, каждый из которых состоит из счетчика 23, узла 24 управлени  элемента 25 сравнени , триггеров 26 и 27, ключей 28 и 29.

Блок 1 управлени  предназначен дл  формировани  сигналов управлени  работой блока 6 и сигнала результата контрол  дл  управл ющего устройства.

Коммутатор 2 (контактный блок) дл  включени  объекта контрол  раздельно подключен к выходам формировател  воздействий, первым входам блока компараторов и имеет двустороннюю св зь с блоком 5 формирователей иМ|Пульсов. Коммутатор 2 выполнен в виде релейной матрицы, предназначенной дл  подключени  любого вывода контролируемой ИС (в зависимости от программы контрол ) к любому входу блока 4 компараторов и любым выходам блоков 3 и 5. Элементы контактного блока 2 вьшолнены на магнитоуправл емых контактах типа КЭМ-2.

0 Формирователь воздействий своими входами соединен с выходами мультиплексора 9. Назначение блока 3 состоит в задании режимных питаний на контролируемую ИС в соответствии с программой контрол . Блок 3 представл ет собой программируемые стабилизированные источники питани . Блок 4 компараторов своими входами соединен с блоком 5 формирователей, формирователем 6, блоком 7 ЦАП и многоканальным распределителем 8 импульсов. Он состоит из N компараторов (число N определ етс  количеством выводов контролируемой ИС).

Блок 5 формирователей импульсов предназначен дл  формировани  импульсов с заданными значени ми напр жений низкого и высокого уровней «О н «1 соответственно дл  контролируемой ИС. Блок 5 включает в себ  N идентичных формирователей уровней, число которых также определ етс  количеством выводов объекта контрол .

Формирователь 6 тестовых последовательностей имеет двусторонние св зи с блоком 1 управлени , с распределителем 8 импульсов и предназначен дл  выработки N-разр дных тестовых последовательностей (слов) дл  блоков 4 и 5 соответственно, а также дл  формировани  сигнала окончани  функционального контрол  дл  блока 1 управлени  и сигнала разрешени  работы распределител  8 импульсов.

Блок 6 содержит счетчик 18 адресов и N-канальное оперативное запоминающее устройство (ОЗУ) 19, предназначенное дл  хранени  эталонной и адресной информации дл  блоков 4 и 5 соответственно.

Блок 7 цифроаналоговых преобразователей своими входами соединен с блоками 4 и 5 и служит дл  преобразовани  кода, поступающего из блока 10 регистров через блок 9, в контрольные и . измерительные сигналы - напр жени  определенной величины и пол рности дл  блоков 4 и 5 соответственно .

Распределитель 8 импульсов (фиг. 4) соединен с блоками 4, 5, 9 и предназначен дл  выработки управл ющих, тактовых и синхронизирующих импульсов дл  этих блоков. Число п каналов распределител  8 импульсов определ етс  необходимым количеством управл ющих, тактовых и синхронизирующих импульсов.

Мультиплексор 9 своими выходами соединен с блоком 3, блоком 7 ЦАП и многоканальным распределителем 8 импульсов, а входами - с блоком 10 регистров и формирователем 11 адреса. Блок 9 служит дл  передачи информации из блока 10 регистров в блоки 3, 7, 8 в зависимости от сигналов, поступающих с выходов формировател  11 адреса. Блок 9 выполнен на 16-канальных селекторах-мультиплексорах со стробированием . Число m мультиплексоров определ етс  удвоенным числом п каналов распределител  8 импульсов, количеством режимных источников питани  блока 3 статических воздействий и количеством уровней «О и «1, вырабатываемых блоком 7 ЦАП.

Блок 10 регистров служит дл  хранени  информации о величинах задержек и длительностей импульсов, периоде их следовани  дл  распределител  8 импульсов о значени х питающих напр жений дл  блока 3 и значени х опорных уровней сигналов дл  блока 7 ЦАП.

Блок 10 регистров содержит набор регистров пам ти, количество которых определ етс  числом переходов (команд) на изменение условий (режима) контрол  по величине питающе/о напр жени  в блоке 3, величине уровней опорных источников в блоке 7 ЦАП и по временным параметрам в многоканальном распределителе 8 имгГульсов .

Формирователь 11 адреса своими входами соединен с, выходом блока 4 компараторов и входной щиной 12 устройства, а выходом - с входом блока 9, формирователь 11 адреса предназначен дл  выработки сигналов изменени  режима контрол  в соответствии с новым выбранным адресом и состоит из счетчика адресов, св занного с 032 дл  хранени  информации об изменении условий контрол  (не показаны).

Устройство работает следующим образом .

Объект контрол , например микросхему типа К581РУ4, размещают в коммутаторе 2. Оператор нажимает кнопку «Пуск (на фиг. 1 не показан), св занную через логический элемент ИЛИ 14 с триггером 16

Q блока 1 управлени .. По получении от кнопки «Пуск сигнала, фиксирующего наличие контролируемой ИС в коммутаторе2, блок 1 управлени  вырабатывает сигнал, который с выхода триггера 16 по выходной щине 13 поступает во внешнее устройство управлени ,

в качестве которого может выступать пам ть , управл юща  ЭВМ, специальное программное устройство и т.п.

По получении этого сигнала из внешнего устройства управлени  в узлы и блоки устройства передаетс  необходима  информаци - программа контрол . Так, в ОЗУ блока 6 заноситс  программа функционального контрол  определенной в соответствии с ее таблицей истинности, представленной в технологической карте. Эта информаци  содержит в себе адресную, информационную (входную) и эталонную (выходную или ожидаемую) части.

В блок 10 регистров заноситс  информаци  о величинах режимных питаний (дл  управлени  блоком 3), величинах импульсных напр жений, задаваемых блоком 7 ЦАП, о значени х временных параметров импульсов (периоде, задержке и длительности ) дл  многоканального распределител  8 импульсов.

5 В ОЗУ формировател  11 адреса заноситс  информаци  о выборе начальных условий контрол , а также данные о последовательности изменени  информации (услоВИЙ контрол ) подаваемой с блока 10 регистров через блок 9 в блоки 3, 7 и 8. По получении информации, формирователь 11 адреса вырабатывает сигналы управлени  блоком 9, по которым через последний происходит передача информации из блока 10 регистров в формирователь 3 воздействий, блок 7 ЦАП и многоканальный распределитель 8 импульсов.

В соответствии с полученной информацией блок 3 вырабатывает питающие напр жени  дл  контролируемой БИО; блок 7 ЦАП преобразует цифровую информацию в заданнв1е значени  опорных уровней дл  компараторов 4 и формирователей 5 соответственно .

По окончании передачи программы контрол  в узлы и блоки устройства устройство управлени  формируетсигнал «Начало измерени , по -получении которого блок 1 управлени  дает разрешение на работу блока 6, который запускает распределитель 8 импульсов. Последний формирует импульсы с заданными временными соотношени ми периода, задержки и длительности - стробирующие и управл ющие импульсы дл  блоков 4 и 5 компараторов и формирователей соответственно и тактовьк импульсы дл  блока 6. Блок 6 вырабатывает N-разр дное слово, содержащее эталонную, адресную и информационную части. Эталонна  часть адресной информации поступает на входы блока 4 компараторов, а друга  часть адресной и информационна  части - на входы блока 5 формировани  импульсов. При поступлении на вход блока 5 сигнала от блоков 6 и 8 на его выходе формируетс  заданный уровень «О или «1,- который поступает на соответствующий вывод контролируемой БИС, размещенной в контактном блоке 2.

По приходу следующих тактовых импульсов с выхода блока 8 описанным образом осуществл етс  запись информации в контролируемую БИС.

По окончании процесса записи информации происходит ее считывание. Считывание информации разрещаетс  тактовыми импульсами , формируемыми блоком 8. При этом блок 6 вырабатывает сигнал разрешени  работы блока 4 компараторов, в котором происходит сравнение реальной информации, поступающей с выходов контактного блока 2, с эталонной. По окончании процесса считывани  всей информации, результат сравнени  с выходов блока 4 компараторов через логический элемент И 17 блока 1 управлени  и выходную шину 13 поступает во внешнее устройство управление, где происходит обработка результатов измерени .

Процесс контрол  на заданной частоте, определ емой периодом следовани  формировател  21 периода распределител  8, происходит до тех пор, пока с выхода блока 4 компараторов не поступит сигнал «Брак, свидетельствующий о неработоспособности объекта контрол  при заданных услови х проведени  испытаний. Этот сигнал поступает на вход формировател  11 адреса, код торый формирует сигналы управлени  блоком 9, через который из блока 10 регистров передаетс  информаци  об изменении условий контрол . Если контроль ведетс  в направлении определени  работоспособности БИС в зависимости от питающих напр же5 НИИ, то в блок 3 статических воздействий передаетс  информаци  о новой величине питающих напр жений, если работоспособность БИС определ етс  величинами уровней входных или выходных воздействий, информаци  передаетс  в блок 7 ЦАП, а если определ етс  быстродействие БИС, то информаци  об изменении условий контрол  передаетс  в блок 7. Одновременно сигнал «Брак поступает с выхода блока 4 компараторов через блок 1 управлени  на блок 6,

5 который повтор ет адрес бракованной  чейки , и контроль . последней осуществл етс  оаисанным образом с учетом изменени  условий (режима) контрол  до возникновени  нового сигнала «Брак, по которому в опи . санной последовательности происходит смена режимов контрол .

Таким образом, устройство позвол ет за один испытательный тест провести оценку работоспособности БИС в широком поле допусков. При этом в устройстве обеспечиваетс  изменение режима контрол  без обращени  к внешнему устройству управлени  без повторени  кодовых комбинаций, что сокращает общее число обращений и тем самым повыщает производительность устройства . Особенно, эффективно - использование предлагаемого устройства дл  контрол  БИС ОЗУ с мультиплексорной системой адресации. При контроле таких схем врем  цикла измерени  пp обращении к разным  чейкам одной и той же строки может быть

5 изменено (уменьщено) на врем , передачи адреса строки, поскольку адрес строки остаетс  неизменным. Так, например, при контроле БИС ОЗУ емкость 16 К врем  цикла измерени  составл ет 375 не, причем на врем  передачи адреса строки отводитс  150нс,

0 на врем  передачи адреса столбца - 100 НС, остальное врем  отводитс  на обработку результатов измерени . При контроле первой  чейки врем  цикла измерени  составл ет 375 не, при контроле второй -

С может быть уменьшено до 225 не, т.е. врем  контрол  сокращаетс  примерно на 30 не.

Фиг. 2

J блокам u5

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ОБЪЕКТОВ, содержащее блок управления, коммутатор,' формирователь тестовых последовательностей, с.вязанный информационными входами с входной шиной устройства, информационными выходами — с первыми информационными входами блока компараторов и блока формирователей импульсов, первым командным входом и первым командным выходом — соответственно с первым командным выходом и с первым командным входом распределителя импульсов, подключенного информационным выходом к вторым информационным входам блока компараторов и к вторым информационным входам блока формирователей импульсов, соединенного с первыми входами коммутатора, подключенного вторыми входами к выходу формирователя воздействия, а выходами — к третьим информационным входам блока компараторов, связанного с четвертыми и с третьими информационными входами блока' формирователей импульсов и выходами блока цифроаналоговых преобразователей, отличающееся тем, что, с целью повышения производительности устройства, в него введены мультиплексор, блок регистров и формирователь адреса, а блок управления содержит первый и второй триггеры, элемент Й и элемент ИЛИ, подключенный первым входом к входу «Пуск» устройства, вторым входом — к нулевому входу первого триггера и к второму командному выходу формирователя тестовых, последовательностей, а выходом — к нулевому входу второго триггера, связанного выходом с выходной шиной устройства, а единичным входом — с единичным входом первого триггера и входной шиной устройства, подключенной к первому входу элемента И, соединенного выходом с выходной шиной устройства, а вторым входом — с выходом блока компараторов и с командным входом формирователя адреса, подключенного информационным входом к входной шине устройства, а выходом — к адресному входу мультиплексора, подключенного информационными входами к выходу блока регистров, первыми выходами — к входу распределителя импульсов, вторыми выходами — к входам формирователей воздействий, а третьими выходами — к входам блока цифроаналоговых преобразователей, причем второй командный вход формирователя тестовых последовательностей связан с выходом первого триггера, а вход блока регистров — с входной шиной устройства. .

   Q <0 ω

   >