KR910005064A - 제어신호 발생 방법 및 장치 - Google Patents

제어신호 발생 방법 및 장치 Download PDF

Info

Publication number
KR910005064A
KR910005064A KR1019900013200A KR900013200A KR910005064A KR 910005064 A KR910005064 A KR 910005064A KR 1019900013200 A KR1019900013200 A KR 1019900013200A KR 900013200 A KR900013200 A KR 900013200A KR 910005064 A KR910005064 A KR 910005064A
Authority
KR
South Korea
Prior art keywords
macro
register
control
bits
bit
Prior art date
Application number
KR1019900013200A
Other languages
English (en)
Other versions
KR0180002B1 (ko
Inventor
티. 자르와라 나즈미
더블유. 럿코스키 폴
더블유.야우 치
Original Assignee
알.비.레비
아메리칸 텔리폰 앤드 텔리그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알.비.레비, 아메리칸 텔리폰 앤드 텔리그라프 캄파니 filed Critical 알.비.레비
Publication of KR910005064A publication Critical patent/KR910005064A/ko
Application granted granted Critical
Publication of KR0180002B1 publication Critical patent/KR0180002B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318561—Identification of the subpart
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Selective Calling Equipment (AREA)
  • Control Of Eletrric Generators (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

제어신호 발생 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 동작을 위한 TMS제어신호를 필요로 하는 경계주사 아키텍처의 블럭도.
제2도는 제1도에 도시한 경계주사 아키텍처의 TMS제어 신호를 발생하기 위한 본 발명에 따른 회로의 블럭도.

Claims (12)

  1. 제어신호의 사전설정된 비트 시퀸스를 발생하는 방법으로서, 다수 비트의 제어매크로를, 시프트출력이 시프트 입력에 결합된 레지스터(38)에 로드하는 단계와, 상기 레지스터에 로드된 상기 제어 매크로의 형태를 확인하는 단계와, 상기 제어매크로의 비트들을, 상기 매크로의 실체에 따라 설정된 시퀸스로 외부로 시프트시키는 단계와, 동시에, 외부로 시프트되는 각 비트를 상기 레지스터에 다시 시프트시키는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 제어 매크로의 상기 비트들은 사전설정된 주파수로 외부로 시프트되는 방법.
  3. 제2항에 있어서, 상기 비트들은 그들 모두가 외부로 시프트될때까지 중단없이 하나씩 순차적으로 외부로 출력되는 방법.
  4. 제2항에 있어서, 상기 제어 매크로의 상기 비트들은 그룹단위로 순차적으로 외부로 출력되므로써 한 그룹과 다른 그룹의 비트 시프트간에 지연이 발생되게 한 방법.
  5. 제1항에 있어서, 상기 제어 매크로의 상기 실체는, 상기 레지스터에 로드된 상기 매크로의 형태에 따라 상태가 변하는 다수 비트의 입력신호를 디코드함으로써 확인되는 방법.
  6. 경계주사 시스템을 가진 시스템의 테스트 동작을 제어하는 다수 비트의 테스트 신호를 발생하는 방법으로서, 제각기 세가지 형태의 동작의 각각을 개시하는 세가지의 가능한 제어 매크로의 각각을 다수 비트 레지스터(38)에 로드하는 단계와, 상기 레지스터에 로드된 매크로의 형태를 확인하기 위해 상기 매크로형태를 나타내는 입력신호를 디코드하는 단계와, 상기 매크로 형태에 따라 매크로 비트들의 적어도 일부를 사전설정된 주파수로 순차적으로 외부로 시프트 하는 단계와, 동시에, 외부로 순차적으로 시프트되는 각 비트를 상기 레지스터에 다시 시프트하는 단계를 포함하는 방법.
  7. 제6항에 있어서, 상기 매크로의 제1형태가 상기 레지스터에 로드된때 상기 매크로의 모든 비트들이 중단없이 순차적으로 외부로 시프트되는 방법.
  8. 제6항에 있어서, 상기 매크로의 제2 및 제3형태의 각각이 상기 레지스터에 제각기 로드된때, 제각기 매크로의 모든 비트보다 작은 그룹으로 중단없이 외부로 출력되는 방법.
  9. 제어신호에 사전설정된 비트 시퀸스를 발생하는 장치로서, 다수 비트의 제어매크로를 기억하며, 출력이 입력에 다시 결합되는 레지스터(38)와, 상기 레지스터에 로드되는 상기 매크로의 실체에 응답하여, 상기 레지스터에 기억된 제어 매크로의 비트들이, 사전 설정된 시퀸스로 외부로 출력되도록 상기 레지스터를 제어하는 매크로 제어기(42)를 포함하는 장치.
  10. 제9항에 있어서, 상기 레지스터로부터 비트들이 외부로 시프트되는 사이에 사전설정된 기간이 경과한 때를 상기 매크로 제어기에 통고하는 게수기(48)를 더 포함하는 장치.
  11. 제9항에 있어서, 상기 매크로 제어기는 상기 레지스터에 로드되는 상기 제어 매크로의 실체를 특정하는 상태를 사진 입력신호의 상태에 따라 상기 레지스터를 제어하는 적어도 하나의 신호를 발생하게 구성된 로직회로(44)를 포함하는 장치.
  12. 제11항에 있어서, 상기 로직회로(44)는 클럭신호의 게이팅을 위한 제2신호를 또한 발생하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900013200A 1989-08-28 1990-08-27 제어 신호 발생 방법, 다중 비트 테스트 제어 신호 발생 방법 및 제어 신호 발생 장치 KR0180002B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US399,132 1989-08-28
US339,132 1989-08-28
US07/399,132 US5048021A (en) 1989-08-28 1989-08-28 Method and apparatus for generating control signals

Publications (2)

Publication Number Publication Date
KR910005064A true KR910005064A (ko) 1991-03-29
KR0180002B1 KR0180002B1 (ko) 1999-04-01

Family

ID=23578280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013200A KR0180002B1 (ko) 1989-08-28 1990-08-27 제어 신호 발생 방법, 다중 비트 테스트 제어 신호 발생 방법 및 제어 신호 발생 장치

Country Status (7)

Country Link
US (1) US5048021A (ko)
EP (1) EP0415614B1 (ko)
JP (1) JPH0396881A (ko)
KR (1) KR0180002B1 (ko)
AT (1) ATE131639T1 (ko)
DE (1) DE69024138T2 (ko)
ES (1) ES2080805T3 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353308A (en) * 1990-08-06 1994-10-04 Texas Instruments Incorporated Event qualified test methods and circuitry
JPH04297880A (ja) * 1990-08-06 1992-10-21 Texas Instr Inc <Ti> 事象識別テストアーキテクチャ
US5228045A (en) * 1990-08-06 1993-07-13 Ncr Corporation Test driver for connecting a standard test port integrated circuit chip to a controlling computer
FR2670299B1 (fr) * 1990-12-07 1993-01-22 Thomson Composants Militaires Circuit integre avec controleur de test peripherique.
US5313470A (en) * 1991-09-17 1994-05-17 Ncr Corporation Boundary-scan input cell for a clock pin
JP2973641B2 (ja) * 1991-10-02 1999-11-08 日本電気株式会社 Ｔａｐコントローラ
US5448576A (en) * 1992-10-29 1995-09-05 Bull Hn Information Systems Inc. Boundary scan architecture extension
US5485466A (en) * 1993-10-04 1996-01-16 Motorola, Inc. Method and apparatus for performing dual scan path testing of an array in a data processing system
US5717702A (en) * 1995-03-14 1998-02-10 Hughes Electronics Scan testing digital logic with differing frequencies of system clock and test clock
DE768538T1 (de) * 1995-10-13 1998-03-12 Jtag Technologies Bv Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung
US5719879A (en) * 1995-12-21 1998-02-17 International Business Machines Corporation Scan-bypass architecture without additional external latches
US6028983A (en) * 1996-09-19 2000-02-22 International Business Machines Corporation Apparatus and methods for testing a microprocessor chip using dedicated scan strings
US5900753A (en) * 1997-03-28 1999-05-04 Logicvision, Inc. Asynchronous interface
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test
US6785854B1 (en) * 2000-10-02 2004-08-31 Koninklijke Philips Electronics N.V. Test access port (TAP) controller system and method to debug internal intermediate scan test faults
US6925583B1 (en) * 2002-01-09 2005-08-02 Xilinx, Inc. Structure and method for writing from a JTAG device with microcontroller to a non-JTAG device
US7131033B1 (en) * 2002-06-21 2006-10-31 Cypress Semiconductor Corp. Substrate configurable JTAG ID scheme
US7818640B1 (en) 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
US7689866B2 (en) * 2006-10-18 2010-03-30 Alcatel-Lucent Usa Inc. Method and apparatus for injecting transient hardware faults for software testing
US8037355B2 (en) * 2007-06-07 2011-10-11 Texas Instruments Incorporated Powering up adapter and scan test logic TAP controllers
US7685484B2 (en) * 2007-11-14 2010-03-23 International Business Machines Corporation Methods for the support of JTAG for source synchronous interfaces
CN109633420A (zh) * 2018-12-23 2019-04-16 中国航空工业集团公司洛阳电光设备研究所 一种探针式故障注入板卡

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2256706A5 (ko) * 1973-12-27 1975-07-25 Cii
DE3009945A1 (de) * 1979-03-15 1980-09-18 Nippon Electric Co Integrierter, logischer schaltkreis mit funktionspruefung
US4361896A (en) * 1979-09-12 1982-11-30 General Electric Company Binary detecting and threshold circuit
US4729093A (en) * 1984-09-26 1988-03-01 Motorola, Inc. Microcomputer which prioritizes instruction prefetch requests and data operand requests
US4774681A (en) * 1985-03-11 1988-09-27 Tektronix, Inc. Method and apparatus for providing a histogram
US4785410A (en) * 1985-06-05 1988-11-15 Clarion Co., Ltd. Maximum length shift register sequences generator
JP2610417B2 (ja) * 1985-12-23 1997-05-14 日本テキサス・インスツルメンツ株式会社 アドレス信号生成方法及びその回路
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
JP2556017B2 (ja) * 1987-01-17 1996-11-20 日本電気株式会社 論理集積回路
JP2594130B2 (ja) * 1988-09-02 1997-03-26 三菱電機株式会社 半導体回路
US4965800A (en) * 1988-10-11 1990-10-23 Farnbach William A Digital signal fault detector

Also Published As

Publication number Publication date
JPH0396881A (ja) 1991-04-22
KR0180002B1 (ko) 1999-04-01
US5048021A (en) 1991-09-10
EP0415614A3 (en) 1992-04-08
ES2080805T3 (es) 1996-02-16
EP0415614A2 (en) 1991-03-06
EP0415614B1 (en) 1995-12-13
ATE131639T1 (de) 1995-12-15
DE69024138T2 (de) 1996-05-09
DE69024138D1 (de) 1996-01-25

Similar Documents

Publication Publication Date Title
KR910005064A (ko) 제어신호 발생 방법 및 장치
US4733405A (en) Digital integrated circuit
US4553090A (en) Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion
ATE55837T1 (de) Integrierte schaltungen.
EP0343537B1 (en) Timing generator
JPS6483169A (en) Integrated circuit device
KR910013736A (ko) 반도체 집적회로 및 그의 프로그램 가능한 논리 장치
KR880009381A (ko) 반도체 집적회로장치
EP0204130B1 (en) Apparatus for reducing test data storage requirements for high speed vlsi circuit testing
JPH04215316A (ja) 逐次有限状態マシン回路とそのような回路を具える集積回路
KR880003248A (ko) 반도체 집적회로장치
JPH0322949B2 (ko)
JPS59122972A (ja) 論理回路試験装置
KR960032930A (ko) 데이터 전송 회로
AU643512B2 (en) A sequencer for generating binary output signals
JPH04244979A (ja) 遅延テストパターン及びその作成方法
SU1443141A1 (ru) Генератор псевдослучайных последовательностей
JPS6161421B2 (ko)
SU551573A1 (ru) Устройство дл испытани логических блоков
SU1160373A1 (ru) Устройство дл контрол цифровых объектов
JPS59116064A (ja) 論理回路試験装置
KR0121940B1 (ko) 바운더리 스캔의 2출력 데이타 출력회로
SU1543396A1 (ru) Генератор испытательных последовательностей
SU822288A1 (ru) Буферное запоминающее устройство
JPS60237714A (ja) デイジタル信号発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011122

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee