DE768538T1 - Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung - Google Patents

Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung

Info

Publication number
DE768538T1
DE768538T1 DE0768538T DE96202805T DE768538T1 DE 768538 T1 DE768538 T1 DE 768538T1 DE 0768538 T DE0768538 T DE 0768538T DE 96202805 T DE96202805 T DE 96202805T DE 768538 T1 DE768538 T1 DE 768538T1
Authority
DE
Germany
Prior art keywords
bst
pulse
circuit
trigger
pulse trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0768538T
Other languages
English (en)
Other versions
DE29602805U1 (de
Inventor
Wit Hendrikus De
Cornelis F J M Stork
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JTAG TECHNOLOGIES BV
Original Assignee
JTAG TECHNOLOGIES BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JTAG TECHNOLOGIES BV filed Critical JTAG TECHNOLOGIES BV
Publication of DE768538T1 publication Critical patent/DE768538T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Claims (11)

Jtag Technologies B.V., Eindhoven PHQ 95.012 EP Anmeldenummer: 96202805.6 (EP 0 768 538 Al) 27.10.1997 Patentansprüche 1 bis 11:
1. Verfahren des Zuführens eines Impulsauslösers an eine zu triggernde Einheit, wobei der Impulsauslöser der zu triggernden Einheit unter der Steuerung einer "Boundary Scan Test"(BST)-Logik zugeführt wird, dadurch gekennzeichnet, daß in der BST-Logik ein Zustand bestimmt wird, in dem der Impulsauslöser generiert werden kann und
daß in Reaktion auf den genannten Zustand von der BST-Logik eine Impulsschaltung aktiviert wird, um den Impulsauslöser zu generieren.
2. Verfahren nach Anspruch 1, bei dem der Impulsauslöser der zu triggernden
Einheit unter der Steuerung einer "Boundary Scan Test"(BST)-Kette zugeführt wird, dadurch gekennzeichnet,
daß ein Stimulus zu einer zuvor bestimmten ersten BST-Zelle der BST-Kette geschoben wird, wobei die genannte BST-Zelle mit einem ersten Eingang einer Impulsschaltung gekoppelt ist,
daß der Stimulus dem ersten Eingang der Impulsschaltung von der zuvor bestimmten ersten BST-Zelle zugeführt wird und
daß die Impulsschaltung den Impulsauslöser in Reaktion auf den Stimulus generiert.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet.
daß ein Freigabesignal zu einer zuvor bestimmten zweiten BST-Zelle der BST-Kette geschoben wird, wobei die zweite BST-Zelle mit einem Freigabeeeingäng der Impulsschaltung gekoppelt ist,
daß das Freigabesignal von der zuvor bestimmten zweiten BST-Zelle an den Freigabeeingang der Impulsschaltung gelegt wird, und daß die Impulsschaltung bei Vorhandensein des Freigabesignals den Impulsauslöser generiert und bei NichtVorhandensein des Freigabesignals als Alternative für den Impulsauslöser den Stimulus vom ersten Eingang in einem transparten Modus
Jtag Technologies B.V., Eindhoven PHQ 95.012 EP
Anmeldenummer: 96202805.6 (EP 0 768 538 Al) 27.10.1997
-2-
DE/EPO 7685S8T1
weiterleitet.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet,
daß die Impulsschaltung zusätzlich zu dem genannten Impulsauslöser einen weiteren Impulsauslöser generiert.
5. Tester zum Zuführen eines Impulsauslösers an eine zu triggernde Einheit unter der Steuerung einer Boundary Scan Test(BST)-Logik, dadurch gekennzeichnet, daß der Tester zusätzlich zur BST-Logik eine Impulsschaltung umfaßt, von der ein Eingang mit der BST-Logik gekoppelt ist,
daß die BST-Logik ausgebildet ist, einen Zustand zu bestimmen, in dem der Impulsauslöser generiert werden kann und
daß die Impulsschaltung ausgebildet ist, den Impulsauslöser in Reaktion auf den
Zustand und unter der Steuerung der BST-Logik zu generieren. 15
6. Tester nach Anspruch 5, der dazu bestimmt ist, den Impulsauslöser der zu triggernden Einheit unter dem Einfluß einer "Boundary Scan Test"(BST)-Kette zuzuführen, dadurch gekennzeichnet,
daß der Eingang der Impulsschaltung mit einer zuvor bestimmten ersten BST-Zelle in der BST-Kette gekoppelt wird und
daß die Impulsschaltung ausgebildet ist, den Impulsauslöser in Reaktion auf einen Stimulus aus der zuvor bestimmten ersten BST-Zelle zu generieren.
7. Tester nach Anspruch 5 oder 6, dadurch gekennzeichnet.
daß die Impulsschaltung ausgebildet ist, zusätzlich zu dem genannten Impulsauslöser einen weiteren Impulsauslöser zu generieren.
8. Elektronische Schaltung mit einer "Boundary Scan Test(BST)-Kette, dadurch gekennzeichnet.
Jtag Technologies B.V., Eindhoven PHQ 95.012 EP
Anmeldenummer: 96202805.6 (EP 0 768 538 Al) 27.10.1997
-3-
DE/EP 0 76B53P
daß die Schaltung eine Impulsschaltung umfaßt, von der ein erster Eingang mit einer zuvor bestimmten ersten BST-Zelle in der BST-Kette gekoppelt ist und daß die Impulsschaltung ausgebildet ist, einen Impulsauslöser in Reaktion auf einen Stimulus aus der zuvor bestimmten ersten BST-Zelle zu generieren. 5
9. Elektronische Schaltung nach Anspruch 8, dadurch gekennzeichnet,
daß die Impulsschaltung einen Freigabeeingang umfaßt, der mit einer zuvor bestimmten zweiten BST-Zelle in der BST-Kette gekoppelt ist und daß die Impulsschaltung ausgebildet ist, den Impulsauslöser bei Vorhandensein des Freigabesignals zu generieren und bei NichtVorhandensein des Freigabesignals als Alternative für den Impulsauslöser den Stimulus vom ersten Eingang in einem transparten Modulus weiterzuleiten.
10. Elektronische Schaltung nach Anspruch 8 oder 9, dadurch gekennzeichnet.
daß die Impulsschaltung ausgebildet ist, zusätzlich zu dem genannten Impulsauslöser einen weiteren Impulsauslöser zu generieren.
11. Elektronische Schaltung nach Anspruch 8, 9 oder 10, dadurch gekennzeichnet, daß die elektronische Schaltung eine weitere elektronische Funktion umfaßt.
DE0768538T 1995-10-13 1996-10-09 Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung Pending DE768538T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95202758 1995-10-13

Publications (1)

Publication Number Publication Date
DE768538T1 true DE768538T1 (de) 1998-03-12

Family

ID=8220712

Family Applications (2)

Application Number Title Priority Date Filing Date
DE0768538T Pending DE768538T1 (de) 1995-10-13 1996-10-09 Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung
DE69606129.5T Expired - Lifetime DE69606129T3 (de) 1995-10-13 1996-10-09 Verfahren und Tester zur Beaufschlagung eines elektronischen Bausteins mit einem Triggerimpuls

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69606129.5T Expired - Lifetime DE69606129T3 (de) 1995-10-13 1996-10-09 Verfahren und Tester zur Beaufschlagung eines elektronischen Bausteins mit einem Triggerimpuls

Country Status (2)

Country Link
US (1) US5983378A (de)
DE (2) DE768538T1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
US7133822B1 (en) 2001-03-29 2006-11-07 Xilinx, Inc. Network based diagnostic system and method for programmable hardware
US11293979B2 (en) * 2019-10-22 2022-04-05 Peter Shun Shen Wang Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL192801C (nl) * 1986-09-10 1998-02-03 Philips Electronics Nv Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen.
US5056094A (en) * 1989-06-09 1991-10-08 Texas Instruments Incorporated Delay fault testing method and apparatus
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
US5172377A (en) * 1990-09-07 1992-12-15 Genrad, Inc. Method for testing mixed scan and non-scan circuitry
JPH04306786A (ja) * 1991-04-03 1992-10-29 Matsushita Electric Ind Co Ltd 文字認識装置
US5513187A (en) * 1991-08-08 1996-04-30 Siemens Aktiengesellschaft Process for testing integrated circuits with at least one logic circuit and testable integrated circuit
EP0578858A1 (de) * 1992-07-17 1994-01-19 International Business Machines Corporation AC-Verbindungsprüfung für integrierte Schaltungsbausteine
US5633812A (en) * 1992-09-29 1997-05-27 International Business Machines Corporation Fault simulation of testing for board circuit failures
US5428626A (en) * 1993-10-18 1995-06-27 Tektronix, Inc. Timing analyzer for embedded testing
TW253942B (de) * 1994-01-31 1995-08-11 At & T Corp
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5648973A (en) * 1996-02-06 1997-07-15 Ast Research, Inc. I/O toggle test method using JTAG

Also Published As

Publication number Publication date
DE69606129D1 (de) 2000-02-17
US5983378A (en) 1999-11-09
DE69606129T2 (de) 2000-09-28
DE69606129T3 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
DE2555435C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE3750597T2 (de) Geeichtes automatisches Prüfsystem.
DE69115776T2 (de) Prüfvorrichtung für integrierte schaltungen
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE4436494C2 (de) Prüfgerät für Halbleiter-ICs
DE19729163B4 (de) System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung
DE69029122T2 (de) Prüfmustergenerator
DE69126848T2 (de) Integrierte Halbleiterschaltung
EP0903587B1 (de) Verfahren zum Testen einer elektronischen Schaltung
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE4110151A1 (de) Integrierte halbleiter-schaltkreisvorrichtung mit abtastpfaden, die einzelne steuerbare umgehungen aufweisen
EP0318768A1 (de) Logikanalysator
EP1225559A3 (de) Treiberschaltung für Anzeigevorrichtung
DE3429060A1 (de) Ueberwachungseinrichtung mit mehreren in reihe geschalteten schaltern
DE768538T1 (de) Verfahren, Prüfer und Schaltung zur Triggerimpulsbeauftragung einer Einrichtung
DE69637490T2 (de) Prüfbare schaltung und prüfverfahren
EP1163680B1 (de) Vorrichtung und verfahren für den eingebauten selbsttest einer elektronischen schaltung
DE68924125T2 (de) Logikanalysator mit Doppel-Triggerung.
DE3786768T2 (de) Halbleitergerät mit programmierbaren Nur-Lesespeicherzellen für spezifischen Modus.
DE69114915T2 (de) Verfahren zum Steuern einer Selbstprüfung in einer Datenverarbeitungsanlage und für dieses Verfahren geeignete Datenverarbeitungsanlage.
EP1122742A2 (de) Verfahren zum Testen der Refresheinrichtung eines Informationsspeichers
DE2751654A1 (de) Elektronische uhr
DE19710480C2 (de) Unterbrechungsanzeigevorrichtung für eine Vielzahl von Halbleiterschaltelementen, welche eine Überstrom/Übertemperatur-Schutzfunktion aufweisen und die eine Identifizierung des unterbrochenen Halbleiterschaltelementes ermöglicht
DE3686795T2 (de) Schaltung zur erleichterung der evaluation.
DE3885935T2 (de) Digitaler In-Circuit-Prüfer mit Kanalspeicherlöschschutz.