DE19729163B4 - System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung - Google Patents

System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung Download PDF

Info

Publication number
DE19729163B4
DE19729163B4 DE19729163A DE19729163A DE19729163B4 DE 19729163 B4 DE19729163 B4 DE 19729163B4 DE 19729163 A DE19729163 A DE 19729163A DE 19729163 A DE19729163 A DE 19729163A DE 19729163 B4 DE19729163 B4 DE 19729163B4
Authority
DE
Germany
Prior art keywords
fuse
output
latch
scannable
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19729163A
Other languages
English (en)
Other versions
DE19729163A1 (de
Inventor
Michael J. Timnath Bennett
Robert W. Collins Proulx
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE19729163A1 publication Critical patent/DE19729163A1/de
Application granted granted Critical
Publication of DE19729163B4 publication Critical patent/DE19729163B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30Accessing single arrays
    • G11C29/32Serial access; Scan testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Abtaststeuerbare, programmierbare Sicherungsschaltung zur Verwendung in einer integrierten Schaltung und mit einem Schaltungsausgang (A, B, C), mit folgenden Merkmalen:
einer Sicherungsschaltung (11a, 11b, 11c) mit einem Sicherungsausgang (16a, 16b, 16c), wobei die Sicherungsschaltung eine Sicherung (12a, 12b, 12c) aufweist, die ausgelöst werden kann, um einen Logikpegel des Sicherungsausgangs zu ändern; und
einem abtastbaren Latch (18a, 18b, 18c), das mit dem Sicherungsausgang verbunden ist, und das zum Steuern des Schaltungsausgangs konfiguriert ist, um es zu ermöglichen, daß Ausgangswerte in die abtastbare Latcheinrichtung von dem Sicherungsausgang geladen werden, und dann zu dem Schaltungsausgang verschoben werden, und daß programmierte Ausgangswerte in die abtastbare Latcheinrichtung hineingetastet und dann zu dem Schaltungsausgang verschoben werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine programmierbare Sicherungsschaltungsanordnung und insbesondere auf das Steuern der Ausgabe einer programmierbaren Sicherungsschaltung mit einem abtastbaren Latch.
  • Bei dem Entwurf von integrierten Schaltungen, die Speicher enthalten, wird eine gewisse Menge von Redundanz eingebaut, derart, daß Defekte, die während des Herstellens der integrierten Schaltung auftreten, durch Ersetzen des defekten Elements durch ein redundantes Element behoben werden können. Der Prozeß des Ersetzens des defekten Elements durch ein redundantes Element wird als "Kartographieren" bezeichnet, wobei das defekte Element "entkartographiert" wird, und das redundante Element "kartographiert" wird. Das Kartographieren wird typischerweise durch eine Sicherungslogikschaltungsanordnung durchgeführt, die durch eine oder mehrere programmierbare Sicherungsschaltungen gesteuert wird, die programmiert werden, um ein logisches Steuerungssignal an die Sicherungslogikschaltungsanordnung auszugeben. Eine programmierbare Sicherungsschaltung wird üblicherweise entweder durch Auslösen oder Nichtauslösen einer Sicherung programmiert, die der programmierbaren Sicherungsschaltung zugeordnet ist.
  • Beispielsweise ist eine Speicherbank, die eine Mehrzahl von Speicherelementen aufweist, eine übliche Struktur, die gut geeignet ist, um dieselbe redundant zu entwerfen, d. h. mit redundanten Speicherelementen. Wenn während des Herstellens eines der Speicherelemente in der Bank defekt wird, dann kann die Sicherungslogikschaltungsanordnung, die der Speicherbank zugeordnet ist, programmiert werden, um das defekte Element zu entkartographieren, und um ein redundantes Element zu kartographieren. Dementsprechend führen Hersteller von integrierten Schaltungen, um herauszufinden, welche Speicherelemente defekt sind, verschiedene Testtypen an verschiedenen Punkten während des Herstellungsprozesses durch. Von besonderer Relevanz ist dabei bezüglich der vorliegenden Erfindung ein Test, der als Scheibentest oder "Wafertest" bezeichnet wird.
  • Im allgemeinen ist das Scheibentesten ein Mittel zum Verifizieren der korrekten Operation einer integrierten Schaltung, sobald dieselbe hergestellt ist, und sich in einer Scheibenform befindet.
  • Folglich werden, sobald die integrierte Schaltung hergestellt wurde, jedoch bevor die Scheibe in einzelne Chips geschnitten wird, Scheibentests an der integrierten Schaltung durchgeführt, um zu bestimmen, ob der Speicher ordnungsgemäß arbeitet, oder ob sich defekte Speicherelemente in derselben befinden. Wenn defekte Speicherelemente geortet werden, dann wird die Scheibe von dem Scheibentester entfernt, und dieselbe wird zu einer Laserprogrammierstation genommen, bei der die programmierbaren Sicherungsschaltungen programmiert werden, um die Sicherungslogikschaltungsanordnung mit einer geeigneten Logikstruktur zum Kartographieren der Speicherbank zu versehen. Die programmierbaren Sicherungsschaltungen werden bei der Laserprogrammierstation durch einen Laser programmiert, der die Sicherungen "auslöst", die den ausgewählten programmierbaren Sicherungsschaltungen zugeordnet sind. Es gibt derzeit keine verfügbare Einrichtung zum Verifizieren, ob das Laserprogrammieren erfolgreich ist, ohne einen zweiten Scheibentest durchführen zu müssen. Die Scheibe wird daher zu dem Scheibentester zum erneuten Testen der integrierten Schaltung zurückgebracht, um zu bestätigen, daß das Laserprogrammieren den Defekt vor dem Endaufbau der integrierten Schaltung repariert hat. Der vorhergehende Prozeß ist nicht nur kostenintensiv und zeitaufwendig, derselbe erfordert jedoch ferner, daß die integrierte Schaltung zweimal scheibengetestet wird, wodurch die Wahrscheinlichkeit erhöht wird, daß die integrierte Schaltung weiter beschädigt wird, jedesmal, wenn die integrierte Schaltung gehandhabt oder getestet wird.
  • Weiterhin sind Speicherbänke oftmals ein Teil einer eingebetteten Speicherschaltung, wobei andere Schaltungsanordnungen in der integrierten Schaltung den eingebetteten Speicher verwenden (d. h. von demselben abhängen). Der Speicher muß folglich vollständig funktionsfähig und in seinem Endzustand konfiguriert sein, um ein vollständiges Testen der anderen Nicht-Speicherschaltungen zu ermöglichen. Wenn der Betrieb des Speichers nicht vollständig bei dem ersten Scheibentest konfiguriert wird, dann können die anderen Schaltungen, die den Speicher verwenden, nicht vollständig getestet werden, bis der Speicher kartographiert und der zweite Scheibentest durchgeführt wurde, um die Reparatur zu bestätigen. Dies ist wiederum kostenintensiv und zeitaufwendig.
  • Eine weitere Option besteht darin, den Speicher und die Nicht-Speicherschaltungen unabhängig bei dem Scheibentest zu testen, die redundanten Elemente des Speichers zu konfigurieren und dann den Endaufbau in einer Gehäuseform oder "gepackaged" zu testen. Dies hinterläßt jedoch die Schnittstelle zwischen dem Speicher und den Nicht-Speicherschaltungen ungetestet, und daher können Defekte existieren, die bewirken, daß die integrierte Schaltung bei dem Endtesten versagt. Die Kosten des Aufbaus und des Häusens der integrierten Schaltung gehen, wenn die integrierte Schaltung beim Endtest versagt, sonst verloren. Ein weiterer Nachteil dieser Option besteht darin, daß die Nicht-Speicherschaltungen nicht testbar sind, ohne daß der Speicher konfiguriert ist. Dies kann einen zusätzlichen Ausbeuteverlust beim Endtesten bewirken.
  • Sobald eine integrierte Schaltung gehäust und in Betrieb genommen wird, können zusätzlich gewisse physikalische Phänomene und/oder Aktivitäten zu latenten Defekten beitragen.
  • Wenn derartige Defekte auftreten, wird die integrierte Schaltung typischerweise als irreparabel betrachtet, und daher muß die integrierte Schaltung (oder das Produkt, in dem dieselbe gehäust ist) ersetzt werden. Derzeit ist keine Einrichtung zum Neuprogrammieren der programmierbaren Sicherungsschaltungen, die die Sicherungslogikschaltungsanordnung steuern, verfügbar, um diese latenten Defekte zu überwinden.
  • Die DE 195 43 834 A1 offenbart einen Defektzellen-Reparaturschaltkreis für eine defekte Zelle zum Reparieren einer defekten Zelle nach einem Einkapselungs-Prozeß in einer Halbleiterspeichervorrichtung, die eine normale Zelle und eine redundante Zelle und eine Einheit zum Auswählen der Zelle entsprechend dazu, ob ein Freigabetakt eine redundante Zelle erzeugt oder nicht, umfaßt. Eine Schmelzsicherung ist vorgesehen, die nach einem Reparaturvorgang durchtrennt wird, um zu verhindern, daß der normale Betriebsmodus zu dem Reparaturmodus hin geändert wird. Um abhängig vom Zustand der Schmelzsicherung die Freigabe eines Reparaturmodus-Freigabetakts zeitlich zu steuern, sind zwei verschaltete NAND-Gatter vorgesehen.
  • Die DE 44 07 954 A1 zeigt eine Halbleiterspeichereinrichtung mit einer Redundanzschaltung, bei der ein Redundanzsignal erzeugt werden kann, in dem eine Sicherung ausgelöst wird und dadurch ein hoher Pegel an einen Eingang eines NAND-Gatters angelegt wird. Um das Redundanzsignal um eine konstante Zeitdauer nach dem Auslösen der Sicherung zu erzeugen, ist ein zweites NAND-Gatter vorgesehen, wobei an einem Eingang dieses NAND-Gatters ein Steuersignal angelegt werden kann.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine programmierbare Sicherungsschaltung zu schaffen, die ohne die programmierbare Sicherungsschaltung permanent programmieren zu müssen, neu programmiert werden kann.
  • Diese Aufgabe wird durch eine Sicherungsschaltung gemäß Anspruch 1 gelöst.
  • Die vorliegende Erfindung überwindet die Unzulänglichkeiten und Mängel des Stands der Technik, wie im vorhergehenden beschrieben, und wie in der Industrie bekannt. Die vorliegende Erfindung schafft ein abtastbares Latch, das in einer programmierbaren Sicherungsschaltung verwendet werden kann, um eine Abtaststeuerung der Ausgabe der programmierbaren Sicherungsschaltung zu schaffen. Im wesentlichen ermöglicht das abtastbare Latch, daß die tatsächliche Ausgabe der programmierbaren Sicherungsschaltung geladen werden kann, und zu dem Ausgang des abtastbaren Latchs verschoben werden kann, an dem der Ausgangswert der programmierbaren Sicherungsschaltung gelesen werden kann, oder alternativ, daß ein programmierter Ausgangswert hineinabgetastet werden kann, und zu dem Ausgang des abtastbaren Latchs, an dem der programmierte Wert gelesen werden kann, verschoben werden kann. Dies liefert die Funktionalität, um jede Nicht-Speicherschaltungsanordnung testen zu können, die davon abhängt, daß der Speicher voll funktionsfähig und betriebsfähig ist, während sich dieselbe noch bei dem Scheibentester befindet, bevor jegliche Sicherungen bei der Laserprogrammierstation ausgelöst werden. Zusätzlich liefern die abtastbaren Latchs die Funktionalität, um das Programmieren der Sicherungen durch Laden der Ausgangssignale der programmierbaren Sicherungsschaltungen, nachdem die ausgewählten Sicherungen ausgelöst wurden, und durch Abtasten derselben verifizieren zu können.
  • Daher und gemäß der Erfindung ist der Ausgang der programmierbaren Sicherungsschaltung mit dem Eingang eines abtastbaren Latchs verbunden, derart, daß das abtastbare Latch den Ausgangswert der programmierbaren Sicherungsschaltung laden kann, und dann den Ausgangswert auf den Ausgang des abtastbaren Latchs schaltet. Alternativ dazu kann das abtastbare Latch einen Ausgangswert hineinabtasten, und den abgetasteten Wert zu dem Ausgang des abtastbaren Latchs verschieben. Bei einer bevorzugten Konfiguration wird die vorhergehende Funktionalität durch ein abtastbares Latch erreicht, das in einem Drei-Latch-Entwurf implementiert ist, der ein Datenlatch, ein Schieberegistermasterlatch und ein Schieberegisterslavelatch aufweist. Das Datenlatch umfaßt ein einzelnes Latch, mit zwei Eingangssignalen (LADEN oder "LOAD" und SCHREIBEN oder "WRITE"), die von dem Eingang des abtastbaren Latchs oder von dem Schieberegisterslavelatch geladen werden können. Das Schieberegistermasterlatch und ein Schieberegisterslavelatch sind seriell verbunden, um ein Master-Slave-Schieberegister mit zwei Eingangssignalen (HINEINABTASTEN oder "SCANIN" und LESEN oder "READ") zum Steuern der Operationen des "Hineinabtastens" von Daten und des "Hinausabtastens" von Daten zu steuern. Es sei jedoch bemerkt, daß jegliche Implementation eines geeigneten abtastbaren Latchs in der vorliegenden Erfindung enthalten sein kann, und daß diese verschiedenen Implementationen lediglich eine Entwurfswahl sind. Bei dem bevorzugten Ausführungsbeispiel sind eine Mehrzahl von abtastbaren Latchs als Parallel-Hinein-, Parallel-Hinaus-Schieberegister verbunden, wie es in der Technik bekannt ist. Jedem Eingang des Schieberegisters ist eine programmierbare Sicherungsschaltung, wie die im folgenden beschriebene Schaltung, zugeordnet.
  • Die programmierbare Sicherungsschaltung, mit der das abtastbare Latch verbunden ist, kann viele Formen annehmen. Zum Zweck der Offenbarung der vorliegenden Erfindung ist hierin jedoch ein bevorzugtes Ausführungsbeispiel beschrieben, obwohl klar sein sollte, daß die Prinzipien der vorliegenden Erfindung praktisch auf jede programmierbare Sicherungsschaltungskonfiguration gleich anwendbar sind. Bei dem bevorzugten Ausführungsbeispiel, das hierin offenbart ist, weist die programmierbare Sicherungsschaltung ein Lastbauelement und eine Sicherung auf, die seriell miteinander verbunden sind. Das Lastbauelement ist mit der Spannungsversorgung (VDD) verbunden, und die Sicherung ist mit der Erde (ERDE) verbunden. Der Sicherung ist ein Ausgangssignal zugeordnet, das an der Verbindung zwischen dem Lastbauelement und der Sicherung abgenommen wird. Das Lastbauelement ist vorzugsweise ein NWELL-Widerstand (NWELL = N-WANNE) oder ein PMOS-FET, obwohl jedes resistive Bauelement verwendet werden kann. Zusätzlich ist die Sicherung vorzugsweise eine Metallschicht, die entweder leitfähig oder nicht leitfähig ist, abhängig davon, ob dieselbe während des Programmierens ausgelöst wurde. Alternativ kann anstelle der Metallschicht eine Polysilizium- oder Siliziumschicht verwendet werden.
  • Die vorliegende Erfindung stellt nicht nur ein System zur Abtaststeuerung von programmierbaren Sicherungsschaltungen sondern ferner verschiedene Methoden für die Abtaststeuerung von programmierbaren Sicherungen bereit. Ein erstes Verfahren zum Verifizieren des Programmierens der programmierbaren Sicherungsschaltung kann in die folgenden Schritte verallgemeinert werden: Verbinden eines abtastbaren Latchs mit der programmierbare Sicherungsschaltung, derart, daß der Ausgang der Sicherungsschaltung mit dem Eingang des abtastbaren Latchs verbunden ist; Zwischenspeichern der programmierten Sicherungsdaten von der programmierbaren Sicherungsschaltung in dem abtastbaren Latch; und Herausabtasten der programmierten Sicherungsdatenwerte der programmierbaren Sicherungsschaltung, um das Programmieren der programmierbaren Sicherungsschaltung zu verifizieren. Ein zweites Verfahren zum Testen von Nicht-Speicherschaltungen, abhängig von dem Speicher, der der programmierbaren Sicherungsschaltung zugeordnet ist, kann durch die folgenden Schritte verallgemeinert werden: Verbinden eines abtastbaren Latchs mit einer programmierbaren Sicherungsschaltung, derart, daß der Ausgang der Sicherungsschaltung mit dem Eingang des abtastbaren Latchs verbunden ist; Abtasten eines Ausgangsdatenwerts in das abtastbare Latch; und Verschieben des Ausgangsdatenwerts zu dem Ausgang des abtastbaren Latchs, um die Nicht-Speicherschaltungen abhängig von dem Speicher, der den Sicherungsschaltungen zugeordnet ist, zu testen. Dieses zweite Verfahren ermöglicht ferner das Verifizieren der vorgeschlagenen Programmierung der programmierbaren Sicherungsschaltung, wie es durch den Ausgangsdatenwert dargestellt wird.
  • Zusätzlich zu den obigen Merkmalen weisen das System und das Verfahren der vorliegenden Erfindung viele Vorteile auf, von denen ein paar im folgenden als Beispiele beschrieben sind.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, daß dieselbe die Redundanz ermöglicht, daß ein Speicherblock in eine Endkonfiguration bei dem Scheibentester programmiert wird, derart, daß die Schaltungsanordnung, die von der Speicherbank abhängig ist, vollständig vor dem Endprogrammieren der Sicherungen bei einer Laserprogrammierstation getestet werden kann.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß dieselbe ein Verifizieren der Laserprogrammierung einer programmierbaren Sicherungsschaltung durch Herausabtasten der programmierten Sicherungswerte vorsieht.
  • Noch ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Redundanz bei einer integrierten Schaltung über das abtastbare Latch zu jeder Zeit neu programmiert werden kann, sogar durch Aufheben der Laserprogrammierung.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein schematisches Schaltungsdiagramm von verschiedenen programmierbaren Sicherungsschaltungen, die parallel konfiguriert sind, wobei deren Ausgänge mit den entsprechenden abtastbaren Latchs gemäß der vorliegenden Erfindung verbunden sind;
  • 2 ein schematisches Schaltungsdiagramm einer darstellenden Implementation eines abtastbaren Latchs gemäß der vorliegenden Erfindung;
  • 3A und 3B Flußdiagramme von Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung gemäß der vorliegenden Erfindung; und
  • 4 ein Zeitablaufdiagramm für das abtastbare Latch der 2 während eines Lesezyklus und eines Schreibzyklus.
  • I. Architektur
  • Unter Bezugnahme auf die Zeichnungen, zeigt die 1 eine abtaststeuerbare, programmierbare Sicherungsschaltung 10 gemäß der vorliegenden Erfindung mit Ausgangssignalen A, B und und C zur Verbindung mit einer Sicherungslogikschaltungsanordnung (nicht gezeigt), die z. B. einer Speicherbank zugeordnet ist. Basierend auf dem Logikpegel der Ausgangssignale A, B und C, kartographiert die Sicherungslogikschaltungsanordnung die Speicherbank, um defekte Speicherelemente zu entfernen, und um dieselben durch redundante Speicherelemente, wie es im vorhergehenden beschrieben ist, zu ersetzen.
  • Die abtaststeuerbare, programmierbare Sicherungsschaltung 10 weist eine Mehrzahl von programmierbaren Sicherungsschaltungen 11a, 11b und 11c, die parallel verbunden sind, auf. Jede programmierbare Sicherungsschaltung 11a11c umfaßt eine Sicherung 12a, 12b bzw. 12c, die seriell mit einem entsprechenden Lastbauelement 14a, 14b bzw. 14c verbunden sind. Die Lastbauelemente 14a14c sind ferner mit einer Spannungsversorgung (VDD) verbunden, und die Sicherungen 12a12c sind ferner mit der Erde (ERDE) verbunden, wodurch die programmierbaren Sicherungsschaltungen in eine parallele Konfiguration plaziert werden. Ein Ausgangssignal wird von jeder programmierbaren Sicherungsschaltung 11a11c über entsprechende Sicherungsausgangsleitungen 16a16c an der Verbindung zwischen der Sicherung und dem Lastbauelement abgenommen.
  • Bei einem bevorzugten Ausführungsbeispiel weisen die Sicherungen 12a12c eine Metallschicht auf, die entweder leitfähig oder nicht leitfähig ist, abhängig davon, ob die Sicherung über einen Laser oder ein anderes Programmierverfahren ausgelöst wurde. Alternativ kann die Metallschicht der Sicherungen 12a12c durch eine Schicht aus Polysilizium oder einer Schicht aus Silizium ersetzt werden. Die Lastbauelemente 14a14c sind bei dem bevorzugten Ausführungsbeispiel als integrierte Widerstände (d. h. NWELL-Widerstände) oder PMOS-FETs implementiert.
  • Mit der Ausgangsleitung 16a16c jeder programmierbaren Sicherung 11a11c ist ein abtastbares Latch, wie z. B. ein abtastbares Latch 18a, 18b bzw. 18c verbunden. Die abtastbaren Latchs 18a18c sind im wesentlichen identisch, und dieselben sind vorzugsweise in einem Drei-Latch-Entwurf, wie es im folgenden detailliert unter Bezugnahme auf 2 beschrieben ist, implementiert. Wie es in 1 gezeigt ist, sind die drei abtastbaren Latchs 18a18c als ein Schieberegister 20 konfiguriert, auf das allgemein als Abtastweg Bezug genommen wird. Um den Betrieb der abtastbaren Latchs 18a18c als ein Abtastweg zu erleichtern, ist jedes abtastbare Latch 18a18c mit einer LADEN-Leitung 22, einer VERSCHIEBEN-Leitung oder "SHIFT"-Leitung 24, einer NVERSCHIEBEN-Leitung 26, einer LESEN-Leitung 28 und einer SCHREIBEN-Leitung 30 verbunden. Entsprechend kann das Schieberegister 20 Datenwerte in das jeweilige abtastbare Latch 18a18c parallel laden, und die Datenwerte von dem jeweiligen abtastbaren Latch 18a18c parallel ausgeben.
  • Die LADEN-Leitung 22 ist zum Steuern des Ladens der Eingangswerte von den jeweiligen Sicherungsausgangsleitungen 16a16c in ein entsprechendes DATEN-HINEIN-Tor oder "DATA-IN"-Tor 32a, 32b und 32c vorgesehen. Die VERSCHIEBEN-Leitung 24 und die NVERSCHIEBEN-Leitung 26 sind zum Steuern des Abtastens von Datenwerten hinein in die abtastbaren Latchs 18a18c über die HINEINABTASTEN-Tore 34a, 34b bzw. 34c und des Abtastens der Datenwerte hinaus aus den abtastbaren Latchs 18a18c über die HINAUSABTASTEN-Tore 36a, 36b bzw. 36c gemeinsam vorgesehen. Die LESEN-Leitung 28 ist zum Nehmen der Datenwerte, die in eines der abtastbaren Latchs 18a18c geladen sind, an dem entsprechenden DATEN-HINAUS-Tor oder "DATAOUT"-Tor 38a, 38b und 38c, und zum Zwischenspeichern dieses Werts in dem Schieberegistermasterlatch 44 vorgesehen, um das Abtasten dieses Werts hinaus aus dem abtastbaren Latch an einem entsprechenden HINAUSABTASTEN-Tor 36a36c zu erleichtern. Ähnlich ist die SCHREIBEN-Leitung 30 zum Nehmen eines Datenwerts, der in eines der abtastbaren Latchs 18a18c hinein abgetastet ist, an dem entsprechenden HINAUSABTASTEN-Tor 36a36c, und dann zum Laden dieses Werts zu dem Ausgang des abtastbaren Latchs an dem entsprechenden DATEN-HINAUS-Tor 38a38c vorgesehen.
  • Es sei ferner angemerkt, daß das HINAUSABTASTEN-Tor 36a des abtastbaren Latchs 18a mit dem HINEINABTASTEN-Tor 34b des abtastbaren Latch 18b über eine Abtastleitung 39 verbunden ist, und daß das HINAUSABTASTEN-Tor 36b des abtastbaren Latchs 18b mit dem HINEINABTASTEN-Tor 34c des abtastbaren Latchs 18c über die Abtastleitung 40 verbunden ist. Folglich kann ein Datenwert in das abtastbare Latch 18a hinein ab getastet werden, und derselbe kann dann in das abtastbare Latch 18b hinaus abgetastet werden u.s.w.
  • Nimmt man nun Bezug auf 2, ist eine darstellende Implementation für ein abtastbares Latch 18 gemäß der vorliegenden Erfindung gezeigt, das zur Verwendung als abtastbares Latch 18a18c geeignet ist. Es ist jedoch offensichtlich, daß Fachleute erkennen können, daß es viele unterschiedliche Konfigurationen für das abtastbare Latch 18 gibt, die zum Betrieb gemäß der vorliegenden Erfindung als abtastbare Latchs 18a18c geeignet sind.
  • Das abtastbare Latch 18 weist ein Datenlatch 42, ein Schieberegistermasterlatch 44 und ein Schieberegisterslavelatch 46 auf. Jedes der Latchs 42, 44 und 46 ist mit einem normalen Vorwärtsinverter 48 und einem schwachen Rückkopplungsinverter 52 implementiert. Die Inverter 48 und 52 sind vorzugsweise zwei Feldeffekttransistoren (FET), die wie gezeigt, und wie in der Industrie bekannt, konfiguriert sind. Bezüglich des Datenlatchs 42 wird, wenn ein Laden-Schalter 56 angeschaltet wird, der Eingangsdatenwert von dem DATEN-HINEIN-Tor 32 den schwachen Rückkopplungsinverter 52 übersteuern. Dies wird den Vorwärtsinverterwert zu dem Eingangsdatenwert treiben. Das Ausgangssignal des Vorwärtsinverters 48, das das invertierte Signal des Eingangsdatenwerts ist, wird den schwachen Rückkopplungsinverter 52 treiben, um eine positive Rückkopplung zu erzeugen, was folglich ein bistabiles Latch erzeugt. Das Ausgangssignal des Datenlatchs 42 wird dann durch den Inverter 54 invertiert, um sowohl eine gerade Anzahl von Inversionen als auch ein Puffern zu dem Ausgangsdatenwert an dem DATEN-HINAUS-Tor 38 vorzusehen. Es ist manchmal wünschenswert, einen Inverter (nicht gezeigt) zwischen dem DATEN-HINEIN-Tor 32 und dem Laden-Schalter 56 hinzuzufügen, um ferner ein Eingangspuffern vorzusehen.
  • Das Datenlatch 42 weist, wie es oben beschrieben ist, zwei Eingänge auf, die durch einen Laden-Schalter 56 und einen Schreiben-Schalter 58 gesteuert werden. Der Laden-Schalter 56 ist mit der LADEN-Leitung 22 verbunden, und der Schreiben-Schalter 58 ist mit der SCHREIBEN-Leitung 30 verbunden. Durch Aktivieren des Laden-Schalters 56 über die LADEN-Leitung 22 wird der Datenwert auf der entsprechenden Ausgangsleitung 16 in das Datenlatch des abtastbaren Latch 18 geladen. Alternativ wird durch Aktivieren des Schreiben-Schalters 58 über die SCHREIBEN-Leitung 30 der Ausgangsdatenwert an dem HINAUSABTASTEN-Tor 36 in das Datenlatch 42 geladen.
  • Das Schieberegistermasterlatch 44 weist gleichermaßen zwei Eingänge auf, die durch einen Lesen-Schalter 62 und einen Verschieben-Schalter 64 gesteuert werden. Der Lesen-Schalter ist mit der LESEN-Leitung 28 verbunden, und der Verschieben-Schalter ist mit der VERSCHIEBEN-Leitung 24 verbunden. Durch Aktivieren des Lesen-Schalters 62 über die LESEN-Leitung 28 wird der Datenwert an dem DATEN-HINAUS-Tor 38 in das Schieberegistermasterlatch 44 des abtastbaren Latch 18 geladen. Alternativ wird durch Aktivieren des Verschieben-Schalters 64 über die VERSCHIEBEN-Leitung 24 der Eingangsdatenwert an dem HINEINABTASTEN-Tor 34 in das Schieberegistermasterlatch 44 geladen.
  • Das Schieberegisterslavelatch 46 weist einen einzigen Eingang auf, der durch einen Nverschieben-Schalter 66 gesteuert wird. Der Nverschieben-Schalter 66 ist mit der NVERSCHIEBEN-Leitung 26 verbunden. Durch Aktivieren des Nverschieben-Schalters über die NVERSCHIEBEN-Leitung 26, wird das Ausgangssignal des Schieberegistermasterlatchs 44 auf das HINAUSABTASTEN-Tor 36 geschaltet.
  • II. Betrieb
  • Eine besondere Funktionalität, die der abtaststeuerbaren, programmierbaren Sicherungsschaltung 10 zugeordnet ist, ist die Fähigkeit, eine Ausgangsdatenstruktur über die Ausgänge A, B und C zu der Sicherungslogikschaltungsanordnung, die einer Speicherbank zugeordnet ist, zu liefern. Die Sicherungslogikschaltungsanordnung kann dann die Ausgangsdatenstruktur lesen, die durch die abtaststeuerbare, programmierbare Sicherungsschaltung 10 geliefert wird, und dieselbe kann die Speicherbank kartographieren, um defekte Speicherelemente durch verfügbare redundante Speicherelemente zu ersetzen. Daher muß eine integrierte Schaltung mit einem defekten Speicherelement nicht weggeworfen werden, sondern dieselbe kann durch Kartographieren des redundanten Elements, das in dem Entwurf der integrierten Schaltung vorgesehen ist, repariert werden.
  • Beim Betrieb kann, sobald ein defektes Speicherelement über das Scheibentesten lokalisiert wurde, eine spezielle Ausgangsdatenstruktur für die abtaststeuerbare, programmierbare Sicherungsschaltung 10 zum Kartographieren der Speicherbank bestimmt werden, um das defekte Speicherelement durch ein redundantes Speicherelement über die Sicherungslogikschaltungsanordnung zu ersetzen. Früher konnte diese Ausgangsdatenstruktur lediglich durch Auslösen der geeigneten Sicherungen 12a12c implementiert werden. Wie es oben erwähnt wurde, erfordert dies, daß die Scheibe von dem Scheibentester entfernt wird, zu einer Laserprogrammierstation zum Programmieren genommen wird und dann zu dem Scheibentester zum Verifizieren der Kartographieroperation und einem zusätzlichen Scheibentesten der Nicht-Speicherschaltungen, die von dem Speicher abhängen, gebracht wird. Dies ist ein ineffizienter, zeitaufwendiger und kostenintensiver Prozeß.
  • Dementsprechend enthält die abtaststeuerbare, programmierbare Sicherungsschaltung 10 der vorliegenden Erfindung abtastbare Latchs 18a18c, um die vorher erwähnten Mängel, sowie andere in der Industrie bekannte Mängel, durch Bereitstellen zumindest der hier beschriebenen Funktionalität zu überwinden. Beim Betrieb ermöglichen insbesondere die abtastbaren Latchs 18a18c die gewünschte Ausgangsdatenstruktur, die in die abtastbaren Latchs 18a18c hinein abgetastet werden soll, und dann zu der zugeordneten Sicherungslogikschal tungsanordnung gesendet werden soll. Dies ermöglicht ein Scheibentesten des Speichers und weiterer Schaltungsanordnungen in deren Endkonfiguration, ohne jegliche Sicherungen auszulösen. Ferner kann, sobald die Ausgangsdatenstruktur durch das Scheibentesten bestätigt wurde, und sobald die geeigneten Sicherungen bei der Laserprogrammierstation ausgelöst wurden, das Laserprogrammieren durch Herausabtasten der programmierten Sicherungswerte verifiziert werden.
  • Unter Bezugnahme auf 3A schafft daher die vorliegende Erfindung ein erstes Verfahren 70 zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung mit folgenden Schritten. Zunächst wird das abtastbare Latch 18 hergestellt, um mit einem Sicherungsausgang einer programmierbaren Sicherungsschaltung, wie es durch Block 72 gezeigt ist, verbunden zu werden. Bei einem Block 74 werden die programmierten Sicherungsdaten von dem Ausgang der programmierbaren Sicherungsschaltung in das abtastbare Latch 18 geladen. Schließlich werden die programmierten Sicherungsdaten aus dem abtastbaren Latch 18 hinaus abgetastet, wie es durch einen Block 76 gezeigt ist. Dementsprechend kann das Programmieren der Sicherung der programmierbaren Sicherungsschaltung verifiziert werden.
  • Unter Bezugnahme auf 3B schafft die vorliegende Erfindung ferner ein zweites Verfahren 80 zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung mit folgenden Schritten. Zunächst wird das abtastbare Latch 18 hergestellt, um mit einem Sicherungsausgang einer programmierbaren Sicherungsschaltung verbunden zu werden, wie es durch einen Block 82 angezeigt ist. Als nächstes wird bei einem Block 84 ein Ausgangsdatenwert der programmierbaren Sicherungsschaltung in das abtastbare Latch 18 geladen. Schließlich wird der Ausgangsdatenwert auf das DATEN-HINAUS-Tor 38 des abtastbaren Latchs 18 geschaltet, wie es durch einen Block 86 gezeigt ist. Dementsprechend können die Nicht-Speicherschaltungen, die von dem Speicher abhängen, der den programmierbaren Sicherungsschal tungen zugeordnet ist, getestet werden, ohne tatsächlich jegliche Sicherungen programmieren (d. h. auslösen) zu müssen. Dies ermöglicht ferner das Verifizieren des vorgeschlagenen Programmierens der programmierbaren Sicherungsschaltungen, wie es durch den Ausgangsdatenwert, der in das abtastbare Latch verschoben wird, dargestellt ist.
  • Ein Zeitablaufdiagramm 90 des Betriebs des Schieberegisters 20 ist in der 4 vorgesehen, um deutlicher den Betrieb der abtastbaren Latchs 18a18c während eines Lesezyklus 92 und eines Schreibzyklus 94 zu erklären, die für die Verfahren 70, 80, die oben beschrieben wurden, erforderlich sind.
  • Zum Zweck des Lesezyklus 92 sind die Sicherung 12a und die Sicherung 12b ausgelöst, derart, daß die Datenwerte auf den Ausgangsleitungen 16a und 16b sich in einem logisch hohen Zustand befinden. Die Sicherung 12c wird nicht ausgelöst, so, daß sich der Datenwert auf der Ausgangsleitung 16c in einem niedrigen logischen Zustand befindet. In dem Lesezyklus 92 werden die Werte auf den Ausgangsleitungen 16a16c in die abtastbaren Latchs 18a18c gelesen, und dann zu dem Ausgang des entsprechenden abtastbaren Latchs auf die folgende Art und Weise verschoben. Wenn der Laden-Schalter 56 aktiviert wird, wird der Laden-Schalter 56 eingeschaltet, so daß der Datenwert auf der Ausgangsleitung 16 an dem DATEN-HINEIN-Tor 32 in das Datenlatch 42 geladen wird. Diese Werte sind durch das Datenlatch 42 transparent, während sich das Signal auf der LADEN-Leitung 22 in einem hohen Zustand befindet, und dieselben werden zwischengespeichert, wenn das Signal auf der LADEN-Leitung 22 in einen niedrigen Zustand geht. Dieser Datenwert breitet sich durch den Inverter 54 zu dem Ausgang des abtastbaren Latchs 18 an dem DATEN-HINAUS-Tor 38 aus.
  • Wenn der Lesen-Schalter 62 aktiviert wird, lädt der Lesen-Schalter 62 den Wert von dem DATAOUT-Tor 38 in das Schieberegistermasterlatch 44. Wenn der Verschieben-Schalter 46 auch aktiviert wird, dann wird der Datenwert von dem Schieberegistermasterlatch 44 durch das Schieberegisterslavelatch 46 ausgebreitet, wo derselbe auf das HINAUSABTASTEN-Tor 36 geschaltet wird.
  • Eine Datenstruktur kann ferner seriell durch das abtastbare Latch 18 hinaus zu einem anderen abtastbaren Latch abgetastet werden. Dies wird durch sequentielles Aktivieren des Verschieben-Schalters 64 und des Nverschieben-Schalters 66 mit der VERSCHIEBEN-Leitung 24 bzw. der NVERSCHIEBEN-Leitung 26 erreicht. Bei dem Fall des Ausführungsbeispiels, das zum Darstellen der vorliegenden Erfindung ausgewählt wurde, bei dem drei Ausgangsdatenwerte in oder aus dem Schieberegister 20 hinein oder hinaus abgetastet werden müssen, werden drei Verschiebesequenzen benötigt, um die Datenwerte vollständig in die jeweiligen abtastbaren Latchs 18a18c zu übertragen. Für jede Sequenz geht das Signal auf der NVERSCHIEBEN-Leitung 26 in einen niedrigen Zustand, was den Nverschieben-Schalter 66 schließt, als Vorbereitung dafür, daß das Signal auf der VERSCHIEBEN-Leitung 24 in einen hohen Zustand geht. Sowie das Signal auf der VERSCHIEBEN-Leitung 24 in einen hohen Zustand geht, verhindert das sich in einem niedrigen Zustand befindende Signal auf der NVERSCHIEBEN-Leitung 26, daß das Schieberegisterslavelatch 46 den Datenwert von dem Schieberegistermasterlatch 44 zwischenspeichert. Das Signal auf der VERSCHIEBEN-Leitung 24 kehrt dann in einen niedrigen Zustand zurück, und die NVERSCHIEBEN-Leitung 26 kehrt in einen hohen Zustand zurück, um den Datenwert durch den Nverschieben-Schalter 66 zu dem Schieberegisterslavelatch 46 auszubreiten. Dies ist ein Beispiel einer üblichen Master-Slave-Latchkonfiguration. Die Daten bewegen sich in der ersten Stufe von dem Master zu dem Slave in der ersten Stufe, von dem Master zu dem Slave in der zweiten Stufe usw. für folgende Stufen.
  • Zum Zweck des Schreibzyklusses 94 wird die entgegengesetzte Ausgangssignalstruktur (d. h. niedrig, niedrig, hoch) in das Schieberegister 20 hinein zur Klarheit der Flankenübergänge abgetastet. Bezüglich des Schreibzyklus 94 werden Ausgangsdatenwerte in das Schieberegister 20 hinein abgetastet, und dieselben werden dann zu den jeweiligen Ausgängen der abtastbaren Latchs 18a18c geladen. Dies ist im wesentlichen der umgekehrte Betrieb des Lesezyklus 92, wie er oben erörtert wurde.
  • Zunächst befindet sich der erste Datenwert, der hinein abgetastet wird, bei einem hohen Wert, und daher befindet sich das Signal an dem HINEINABTASTEN-Tor 34 in einem hohen Zustand. Anschließend werden der Verschieben-Schalter 64 und der Nverschieben-Schalter 66 sequentiell aktiviert, um den Datenwert in das erste abtastbare Latch 18a des Schieberegisters 20 zu laden. Der Datenwert wird dann durch das Schieberegistermasterlatch 44 und dann in dem Schieberegisterslavelatch 46 zwischengespeichert. Der zweite Datenwert, der hinein abgetastet werden soll, befindet sich auf einem niedrigen Wert, und daher geht das Signal an dem HINEINABTASTEN-Tor 34 auf einen niedrigen Zustand, gefolgt von einer weiteren Schaltsequenz mit dem Verschieben-Schalter 64 und dem Nverschieben-Schalter 66. Dies verschiebt den ersten Datenwert von dem abtastbaren Latch 18a zu dem abtastbaren Latch 18b. Das abtastbare Latch 18a enthält jetzt den zweiten Datenwert, der in das Schieberegister 20 hinein abgetastet wurde.
  • Der dritte Datenwert, der hineinabzutasten ist, ist ein weiterer niedriger Wert, und daher verbleibt das Signal an dem HINEINABTASTEN-Tor 34 in einem niedrigen Zustand, gefolgt von noch einer weiteren Schaltsequenz mit dem Verschieben-Schalter 64 und dem Nverschieben-Schalter 66. Dies verschiebt den ersten Datenwert von dem abtastbaren Latch 18b zu dem abtastbaren Latch 18c und den zweiten Datenwert von dem abtastbaren Latch 18a zu dem abtastbaren Latch 18b. Das abtastbare Latch 18a enthält nun die dritten Datenwerte, die in das Schieberegister 20 hinein abgetastet wurden.
  • Das Schieberegisterslavelatch 46 jedes der abtastbaren Latchs 18a18c enthält nun die gewünschten Datenwerte. Diese Datenwerte werden dann zu dem Datenlatch 42 jedes jeweiligen abtastbaren Latchs 18a18c durch Aktivieren des Schreiben-Schalters 58 über die SCHREIBEN-Leitung 30 bewegt. Dies lädt die abgetasteten Datenwerte in die jeweiligen Datenlatchs 42, die sich durch die Inverter 54 zu den jeweiligen Ausgängen A, B und C entsprechend ausbreiten.
  • Die Ausgangssignalstrukturen der abtaststeuerbaren, programmierbaren Sicherungsschaltung 10 können dann durch die zugeordnete Sicherungslogikschaltungsanordnung zum Steuern des Kartographierens des Speichers gelesen werden. Folglich kann die integrierte Schaltung vollständiger bei dem Scheibentester getestet werden, ohne die Scheibe zum Laserprogrammieren entfernen zu müssen. Dies schafft den Vorteil einen Scheibentest an dem Speicher und weiteren Schaltungsanordnungen durchführen zu können, die von dem Speicher in seiner Endkonfiguration abhängen, einschließlich der Schnittstelle zwischen dem Speicher und den anderen Schaltungsanordnungen. Dies vereinfacht stark die Diagnose eines versagenden Chips anschließend zu dem Sicherungsprogrammieren, insbesondere wenn das Sicherungsprogrammieren das Problem ist.
  • Wenn die programmierte Ausgangsstruktur anscheinend den Speicher erfolgreich neu kartographiert, kann die Scheibe zu einem Laserprogrammierer (oder jedem anderen sicherungsauslösenden System) gebracht werden, bei dem die geeigneten Sicherungen 12a12c ausgelöst werden. Anschließend können die Ausgangswerte der jeweiligen Sicherung 12a12c in das jeweilige abtastbare Latch 18a18c über die Sicherungsausgangsleitungen 16a16c geladen werden. Dies wird durch die LADEN-Leitung 22, wie es im vorhergehenden beschrieben wurde, erreicht. Dies überschreibt die Ausgangsstruktur, die vorher in die abtastbaren Latchs 18a18c hinein abgetastet wurde. Die programmierten Werte der Sicherungen können dann verifiziert werden, um sicherzustellen, daß das Laserprogrammieren erfolgreich war. Dies kann, wie im Lesezyklus 92 beschrieben, durchgeführt werden. Dies ist insbesondere da hingehend vorteilhaft, daß dies die Qualität des Laserprogrammierens sicherstellt.
  • Eine weitere Funktionalität, die durch die vorliegende Erfindung bereitgestellt wird, besteht darin, daß dieselbe eine weiche Programmier- oder temporäre Programmierfähigkeit bezüglich des Speichers vorsieht. Dies ermöglicht es der abtaststeuerbaren, programmierbaren Sicherungsschaltung 10, um Defekte durch Gebietsausfälle, wie z. B. einer Metallwanderung, neu zu programmieren. Wenn der Gebietsausfall einem Element zugeordnet ist, das durch ein redundantes Element ersetzt werden kann, wie z. B. ein Speicherelement einer Speicherbank, kann die vorliegende Erfindung verwendet werden, um die Sicherungslogikschaltungsanordnung derart neu zu programmieren, daß ein diagnostisches Testen an der integrierten Schaltung gründlicher durchgeführt werden kann.

Claims (7)

  1. Abtaststeuerbare, programmierbare Sicherungsschaltung zur Verwendung in einer integrierten Schaltung und mit einem Schaltungsausgang (A, B, C), mit folgenden Merkmalen: einer Sicherungsschaltung (11a, 11b, 11c) mit einem Sicherungsausgang (16a, 16b, 16c), wobei die Sicherungsschaltung eine Sicherung (12a, 12b, 12c) aufweist, die ausgelöst werden kann, um einen Logikpegel des Sicherungsausgangs zu ändern; und einem abtastbaren Latch (18a, 18b, 18c), das mit dem Sicherungsausgang verbunden ist, und das zum Steuern des Schaltungsausgangs konfiguriert ist, um es zu ermöglichen, daß Ausgangswerte in die abtastbare Latcheinrichtung von dem Sicherungsausgang geladen werden, und dann zu dem Schaltungsausgang verschoben werden, und daß programmierte Ausgangswerte in die abtastbare Latcheinrichtung hineingetastet und dann zu dem Schaltungsausgang verschoben werden.
  2. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß Anspruch 1, bei der die Sicherungsschaltung ein Lastbauelement (14a, 14b, 14c) aufweist, das seriell mit der Sicherung verbunden ist, wobei das Sicherungsausgangssignal bei einer Verbindungsstelle zwischen dem Lastbauelement und der Sicherung abgenommen wird.
  3. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß Anspruch 1 oder 2, bei der das abtastbare Latch ein abtastbares Drei-Latch-Entwurf-Latch aufweist.
  4. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß einem der vorhergehenden Ansprüche, bei der das abtastbare Latch eine Master-Slave-Konfiguration aufweist.
  5. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß einem der vorhergehenden Ansprüche, die ferner eine zweite Sicherungsschaltung mit einem zweiten Sicherungsausgang und ein zweites abtastbares Latch, das mit dem zweiten Sicherungsausgang verbunden ist, aufweist, wobei ein Hinausabtasttor (36a, 36b, 36c) des abtastbaren Latchs mit einem Hineinabtasttor (34a, 34b, 34c) des zweiten abtastbaren Latchs verbunden ist.
  6. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß Anspruch 5, bei der das abtastbare Latch und das zweite abtastbare Latch als ein Schieberegister (20) konfiguriert sind.
  7. Abtaststeuerbare, programmierbare Sicherungsschaltung gemäß Anspruch 6, bei der das Schieberegister einen Lesezyklus (72) und einen Schreibzyklus (74) aufweist.
DE19729163A 1996-08-06 1997-07-08 System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung Expired - Fee Related DE19729163B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/692,736 US5668818A (en) 1996-08-06 1996-08-06 System and method for scan control of a programmable fuse circuit in an integrated circuit
US08/692,736 1996-08-06

Publications (2)

Publication Number Publication Date
DE19729163A1 DE19729163A1 (de) 1998-02-12
DE19729163B4 true DE19729163B4 (de) 2006-03-02

Family

ID=24781800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19729163A Expired - Fee Related DE19729163B4 (de) 1996-08-06 1997-07-08 System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung

Country Status (4)

Country Link
US (1) US5668818A (de)
JP (1) JPH1092291A (de)
DE (1) DE19729163B4 (de)
GB (1) GB2316180B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
US5987632A (en) * 1997-05-07 1999-11-16 Lsi Logic Corporation Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations
US5933370A (en) * 1998-01-09 1999-08-03 Information Storage Devices, Inc. Trimbit circuit for flash memory
DE19821459A1 (de) * 1998-05-13 1999-11-18 Siemens Ag Anordnung zur Redundanzauswertung bei einem Halbleiterspeicherchip
US5973977A (en) * 1998-07-06 1999-10-26 Pmc-Sierra Ltd. Poly fuses in CMOS integrated circuits
US6363020B1 (en) * 1999-12-06 2002-03-26 Virage Logic Corp. Architecture with multi-instance redundancy implementation
JP2001266589A (ja) 2000-03-21 2001-09-28 Toshiba Corp 半導体記憶装置およびそのテスト方法
DE10018013A1 (de) * 2000-04-11 2001-10-18 Infineon Technologies Ag Integrierte Halbleiterschaltung, insbesondere Halbleiter-speicheranordnung und Verfahren zum Betrieb derselben
JP3821637B2 (ja) 2000-08-24 2006-09-13 株式会社東芝 半導体集積回路装置
US6577156B2 (en) * 2000-12-05 2003-06-10 International Business Machines Corporation Method and apparatus for initializing an integrated circuit using compressed data from a remote fusebox
DE10063688A1 (de) * 2000-12-20 2002-07-18 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung einer programmierbaren Verbindung
DE10063626B4 (de) * 2000-12-20 2008-12-24 Qimonda Ag Verfahren zum Testen der Leistungsfähigkeit einer DRAM-Vorrichtung
US6373771B1 (en) 2001-01-17 2002-04-16 International Business Machines Corporation Integrated fuse latch and shift register for efficient programming and fuse readout
JP2002369377A (ja) * 2001-06-08 2002-12-20 Pioneer Electronic Corp 電子機器
DE10135775B4 (de) * 2001-07-23 2004-02-19 Infineon Technologies Ag Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse
DE10162306A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
US6791367B2 (en) * 2002-03-19 2004-09-14 Broadcom Corporation Hardware and software programmable fuses for memory repair
US6798272B2 (en) * 2002-07-02 2004-09-28 Infineon Technologies North America Corp. Shift register for sequential fuse latch operation
EP1394810B1 (de) * 2002-08-13 2007-10-10 STMicroelectronics S.r.l. Nichtflüchtige Speicheranordnung und Selbstreparatur-Verfahren
JP4048884B2 (ja) * 2002-09-10 2008-02-20 セイコーエプソン株式会社 ヒューズ回路及び表示駆動回路
JP3881641B2 (ja) * 2003-08-08 2007-02-14 株式会社東芝 フューズ回路
DE10343388A1 (de) * 2003-09-19 2005-02-10 Infineon Technologies Ag Integrierte Schaltung mit einem Fuse-Speicher und Verfahren zum Betreiben einer integrierten Schaltung mit einem Fuse-Speicher
DE10345976A1 (de) * 2003-10-02 2005-06-16 Infineon Technologies Ag Testvorrichtung mit statischer Speichereinrichtung und Testverfahren
US20050076277A1 (en) * 2003-10-02 2005-04-07 Erwin Thalmann Test apparatus with static storage device and test method
DE102004027423A1 (de) * 2004-06-04 2006-07-20 Infineon Technologies Ag Speicherschaltung mit redundanten Speicherbereichen
US7693596B2 (en) 2005-12-14 2010-04-06 Dell Products L.P. System and method for configuring information handling system integrated circuits
GB2445303B (en) * 2005-12-14 2008-08-20 Dell Products Lp System and method for configuring information handling system integrated circuits
JP5102473B2 (ja) * 2006-10-02 2012-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 多目的eヒューズ・マクロのシステムおよび方法
US7567115B2 (en) * 2007-11-01 2009-07-28 Elite Semiconductor Memory Technology Inc. Fuse-fetching circuit and method for using the same
JP5422259B2 (ja) * 2009-05-18 2014-02-19 新日本無線株式会社 トリミング回路
US8194489B2 (en) * 2010-01-21 2012-06-05 International Business Machines Corporation Paired programmable fuses
EP2501040A1 (de) * 2011-03-18 2012-09-19 Panasonic Corporation Abtastbarer Konfigurationsspeicher

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407954A1 (de) * 1993-03-10 1994-09-15 Mitsubishi Electric Corp Halbleiterspeichereinrichtung mit einer Redundanzschaltung
DE19543834A1 (de) * 1994-12-29 1996-07-11 Samsung Electronics Co Ltd Defektzellen-Reparaturschaltkreis und Verfahren für eine Halbleiterspeichervorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
US5206583A (en) * 1991-08-20 1993-04-27 International Business Machines Corporation Latch assisted fuse testing for customized integrated circuits
US5347519A (en) * 1991-12-03 1994-09-13 Crosspoint Solutions Inc. Preprogramming testing in a field programmable gate array
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4407954A1 (de) * 1993-03-10 1994-09-15 Mitsubishi Electric Corp Halbleiterspeichereinrichtung mit einer Redundanzschaltung
DE19543834A1 (de) * 1994-12-29 1996-07-11 Samsung Electronics Co Ltd Defektzellen-Reparaturschaltkreis und Verfahren für eine Halbleiterspeichervorrichtung

Also Published As

Publication number Publication date
GB9714774D0 (en) 1997-09-17
JPH1092291A (ja) 1998-04-10
US5668818A (en) 1997-09-16
GB2316180B (en) 2000-12-27
DE19729163A1 (de) 1998-02-12
GB2316180A (en) 1998-02-18

Similar Documents

Publication Publication Date Title
DE19729163B4 (de) System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung
DE3751002T2 (de) Halbleiterspeicher.
DE68921269T2 (de) Integrierte Prüfschaltung.
DE69623334T2 (de) Verfahren zur prüfung des ein-/ausschaltverhaltens unter anwendung von jtag
DE69223461T2 (de) Konfigurable Selbstprüfung für integrierte RAMs
DE2555435C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE69904320T2 (de) On-chip schaltung und verfahren zur speicherschaltungs-prüfung
DE2555439C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE3130714C2 (de)
DE10244757B3 (de) Programmierung eines Speicherbausteins über ein Boundary Scan-Register
DE3851847T2 (de) Integrierte Halbleiterschaltung mit einer Mehrzahl von Schaltungsblöcken äquivalenter Funktionen.
DE19852430C2 (de) Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE102004009693A1 (de) Technik zum Kombinieren eines Abtasttests und eines eingebauten Speicherselbsttests
DE69321207T2 (de) Abtastprüfung für integrierte Schaltkreise
DE69433542T2 (de) Prüfung, sequenziellogischer Schaltung auf grund einer kombinatorischen Logikschaltungsveränderung
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE60109321T2 (de) Prüfung von asynchroner rücksetzschaltung
DE69516303T2 (de) Prüfverfahren und vorrichtung für pegelempfindliche abfragekonstruktionen
WO2005052612A2 (de) Ein- und ausgangsschaltung eines integrierten schaltkreises, verfahren zum testen eines integrierten schaltkreises sowie integrierter schaltkreis mit einer solchen ein- und ausgangsschaltung
DE68927984T2 (de) Logikschaltung mit einer Prüffunktion
DE69831918T2 (de) Speicherschaltung mit DMA Prüfung und sein Prüfverfahren
EP0628832B1 (de) Integrierte Schaltung mit Registerstufen
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE),

8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee