DE19543834A1 - Defektzellen-Reparaturschaltkreis und Verfahren für eine Halbleiterspeichervorrichtung - Google Patents

Description

Hintergrund der Erfindung

Die vorliegende Erfindung bezieht sich auf einen Defektzellen-Reparaturschaltkreis und auf ein Verfahren für eine Halbleiterspeichervorrichtung und insbesondere auf einen Schaltkreis und ein Verfahren, die zum Reparieren einer defekten Zelle nach einem Ein­ kapselungs- bzw. Packagingprozeß geeignet sind.

Allgemein umfaßt eine Halbleiterspeichervorrichtung eine redundante Zelle zum Erset­ zen einer defekten Zelle, die unter normalen Zellen erzeugt wird, und zwar für den Zweck einer Verbesserung einer Produktionsausbeute. Weiterhin umfaßt die Vorrich­ tung eine Schmelzsicherung zum Programmieren einer Adresse der defekten Zelle und einen eine redundante Zelle auswählenden Schaltkreis, der die redundante Zelle ent­ sprechend der defekten Zelle auswählt, anstelle einer Auswahl der defekten Zelle, wenn dieselbe wie diejenige der programmierten Adresse von außen eingegeben wird.

Der eine defekte Zelle reparierende Schaltkreis, der die Funktionen durchführt, wie dies vorstehend in der herkömmlichen Halbleiterspeicherzellenvorrichtung beschrieben ist, ist so aufgebaut, wie dies in Fig. 10 dargestellt und in dem US-Patent Nr. 4,473,895, herausgegeben für Tatematsu, offenbart ist. Der die defekte Zelle reparierende Schalt­ kreis in Fig. 10, in dem die Adresse der defekten Zelle gespeichert ist, vergleicht eine Adresse, die von der Außenseite geliefert wird, und eine gespeicherte, defekte Zellena­ dresse miteinander, um dadurch zu bestimmten, ob die redundante Zelle ausgewählt ist oder nicht. Dann wird die Adresse der defekten Zelle durch Durchtrennen einer Schmelzsicherung 61 gespeichert.

Zuerst wird in einem Verfahren zum Programmieren der Adresse der defekten Zelle die Schmelzsicherung 61 dazu verwendet, die defekte Zellenadresse zu speichern, und dann ist das Schmelzsicherungs-Durchtrennungsverfahren wie folgt: Wenn eine hohe Spannung zu einem Anschlußfeld 63 zugeführt wird und irgendeine Adresse entsprechend der Adresse der defekten Zelle von außen geliefert wird, geht ein Knoten entweder der Adresse Ai (i = 0-8) oder zu einem logisch "hohen" Zustand über, wo­ durch ein NMOS-Transistor 62, der mit dem entsprechenden Knoten verbunden ist, auf EIN geschaltet wird. Dann fließt eine große Menge eines elektrischen Stroms aufgrund der hohen Spannung über die Schmelzsicherung 61 und demgemäß wird die Schmelz­ sicherung 61 des Knotens L durchtrennt. Zu diesem Zeitpunkt wird eine der zwei Schmelzsicherungen 61, die mit den zwei NMOS-Transistoren 62 verbunden sind, zu denen die Adressen Ai und geliefert werden, unvermeidbar durchtrennt. Die Adresse der defekten Zelle von einem Bit wird entsprechend gespeichert, wenn eine der zwei Schmelzsicherungen 61 durchtrennt wird.

Zweitens wird in einem Fall, wo nach Reparatur der defekten Zelle die Adresse, die nicht der defekten Zelle entspricht, von außen geliefert wird, ein NMOS-Transistor 64 auf EIN durch ein Takt ΦP geschaltet, wenn die Halbleiterspeichervorrichtung freigege­ ben wird, und dann wird der Knoten L auf einen Energieversorgungsspannungspegel vorgeladen. Zu diesem Zeitpunkt wird, wenn die Adresse, die nicht der defekten Zelle entspricht, von außen geliefert wird, mindestens einer der NMOS-Transistoren 62, der mit der Schmelzsicherung 61 verbunden ist, die nicht durchtrennt ist, auf EIN geschaltet. In diesem Fall wird der Knoten L auf einen logisch "niedrigen" Zustand aufgeladen, wo­ durch ein NMOS-Transistor 65 auf AUS geschaltet wird. Danach wird, wenn ein Takt ΦR freigegeben wird, ein Knoten auf einen logisch "niedrigen" Pegel entladen, und wenn der Knoten der logisch "niedrige Zustand" ist, wird eine normale Zelle ausgewählt.

Schließlich wird in dem Fall, wo die Adresse, die der defekten Zelle entspricht, von der Außenseite geliefert wird, wenn die Adresse, die nach dem Knoten L eingegeben ist, auf den logisch "hohen" Zustand durch den Takt ΦP vorgeladen ist, die eingegebene Adres­ se dieselbe Adresse wie die programmierte Adresse sein. Deshalb werden die NMOS- Transistoren 62, die mit der Schmelzsicherung 61 verbunden sind, die abgetrennt wur­ de, alle auf AUS geschaltet. Demgemäß hält, da der Aufladungspfad nicht durch Beibe­ haltung des Knotens L in dem logisch "hohen" Zustand gebildet wird, demzufolge der NMOS-Transistor 65 den auf EIN geschalteten Zustand bei. Als Folge hält, obwohl der NMOS-Transistor 65 zeitweilig auf EIN durch den Takt ΦR geschaltet wird, der Knoten den logisch "hohen" Zustand bei, und wenn der Knoten oder logisch "hohe" Zustand ist, wird die redundante Zelle anstelle der defekten Zelle ausgewählt.

Allerdings wird in der herkömmlichen Halbleiterspeichervorrichtung, wie vorstehend er­ wähnt ist, die Schmelzsicherung dann verwendet, wenn die Adresse der defekten Zelle gespeichert wird, und um die Adressen der defekten Zellen zu programmieren, wird ein elektrisches Durchtrennungsverfahren oder ein Durchtrennungsverfahren unter Verwen­ dung eines Laserstrahls verwendet. Im Fall der Verwendung eines Laserstrahls ist es möglich, die defekte Zelle, die in einem Wafer-Zustand ermittelt wird, zu reparieren, al­ lerdings ist es unmöglich, die defekte Zelle, die in einem Einkapselungs-Zustand ermit­ telt wird, zu reparieren. Weiterhin wird es im Fall einer Verwendung der elektrischen Schmelzsicherung, wie dies in Fig. 10 dargestellt ist, wenn das zusätzliche Anschlußfeld 63 für die Schmelzsicherung, die die Energiebeaufschlagung durchtrennt, erforderlich wird, unmöglich, die defekte Zelle nach dem Einkapselungs-Prozeß zu reparieren.

Da die Integration der Halbleiterspeichervorrichtung erhöht wird, ist die Anzahl der Spei­ cherzellen groß und die Chip-Größe wird dementsprechend erhöht, allerdings wird die Designregel verringert. Deshalb wird die Möglichkeit, daß die defekte Zelle erzeugt wer­ den kann, erhöht. Demzufolge ist es wichtig, die defekte Zelle, die durch ein Testverfah­ ren nach dem Einkapselungs-Prozeß ermittelt ist, ebenso wie in dem Wafer-Zustand, zu reparieren, um dadurch den Produktions-Ertrag zu verbessern. Insbesondere wird ein Burn-in-Test als Test zur Ermittlung der defekten Zelle durchgeführt, um die Zuverläs­ sigkeit der Vorrichtung sicherzustellen. Zu diesem Zeitpunkt wird der Burn-in-Test in dem Einkapselungs-Zustand durchgeführt, und deshalb ist eine neuartige Vorrichtung, die zum Reparieren einer defekten Zelle nach einem Einkapselungs-Zustand geeignet ist, vorstehend überall erforderlich.

Zusammenfassung der Erfindung

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, einen Schaltkreis und ein Verfahren für eine Halbleiterspeichervorrichtung zu schaffen, die zum Reparieren einer defekten Zelle geeignet ist, die nach einem Einkapselungs-Prozeß erzeugt wird.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schaltkreis und ein Ver­ fahren für die Halbleiterspeichervorrichtung zu schaffen, die zum Programmieren einer Adresse einer defekten Zelle in einem Einkapselungs-Zustand geeignet ist, ohne einen zusätzlichen Kontakt-Stift zu haben.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schaltkreis und ein Ver­ fahren für die Halbleiterspeichervorrichtung zu schaffen, die dazu geeignet sind, einen Reparaturmodus für eine defekte Zelle anzugeben, der sich von einem normalen Be­ triebsmodus unterscheidet, und zwar gemäß einer externen Eingabe, ohne einen zu­ sätzlichen Stift nach einem Einkapselungs-Prozeß zu haben.

Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen Reparaturschalt­ kreis und ein Verfahren für eine defekte Zelle einer Halbleiterspeichervorrichtung zu schaffen, die zum Ausführen einer Vielzahl von Reparaturmoden von defekten Zellen gemäß einer externen Eingabe nach einem Einkapselungs-Prozeß geeignet sind.

Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen Schaltkreis und ein Verfahren für die Halbleiterspeichervorrichtung zu schaffen, die zum Programmieren ei­ ner Adresse einer defekten Zelle gemäß einer externen Eingabe in einem Reparaturmo­ dus für eine defekte Zelle geeignet sind, die die Adresse, die in dem Reparaturmodus für die defekte Zelle programmiert ist, und eine Adresse, die in einem normalen Be­ triebsmodus eingegeben wird, nach einem Einkapselungs-Prozeß vergleichen und eine normale Zelle oder eine redundante Zelle in Abhängigkeit von dem Vergleichsergebnis auswählen.

Um diese und andere Aufgaben zu erreichen, wird ein Schaltkreis zum Reparieren einer defekten Zelle nach einer Einkapselung in einer Halbleiterspeichervorrichtung geschaf­ fen, die eine normale Zelle und eine redundante Zelle, und eine Einheit zum Auswählen der Zellen in Abhängigkeit davon, ob ein Freigabetakt für eine redundante Zelle erzeugt ist oder nicht, umfaßt. Der Reparaturschaltkreis für die defekte Zelle der vorliegenden Erfindung weist auf: eine Einheit, die freigegeben wird, wenn ein spezifisches Signal in einem Einkapselungs-Zustand eingegeben wird, um dadurch einen Freigabetakt für ei­ nen Reparatur-Modus zu erzeugen; eine Einheit, die mindestens zwei Eingangsan­ schlüsse für das Auswahlsignal des Reparatur-Modus umfaßt, das freigegeben wird, wenn das Freigabesignal für den Reparatur-Modus eingegeben wird, um dadurch das Auswahlsignal für den Reparatur-Modus zu dekodieren, und um dann einen Bestim­ mungstakt für einen Reparatur-Modus zu erzeugen; eine Einheit, die mindestens zwei Eingangsanschlüsse für ein Schmelzsicherungs-Auswahlsignal und für ein externes Adressensignal umfaßt, Kombinieren des Bestimmungstakts für den Reparatur-Modus und des Schmelzsicherungs-Auswahlsignals auf den Reparatur-Modus hin, um dadurch eine innere Schmelzsicherung (fuse) zu steuern, und Programmieren dann der defekten Zellenadressen; und eine Steuereinheit, die die programmierte Adresse und die externe Adresse unter dem normalen Betriebsmodus vergleicht, um dadurch den Freigabetakt für die redundante Zelle zu erzeugen.

Kurze Beschreibung der Zeichnungen

Eine vollständigere Offenbarung der Erfindung und vieler der betriebsmäßigen bzw. da­ zugerhörigen Vorteile davon werden leicht ersichtlich, da sie besser unter Bezugnahme auf die nachfolgende, detaillierte Beschreibung verstanden werden, wenn sie in Verbin­ dung mit den beigefügten Zeichnungen betrachtet wird, in denen entsprechende Be­ zugszeichen gleiche oder ähnliche Komponenten bezeichnen, wobei:

Fig. 1 zeigt ein Schaltkreisdiagramm, das die Struktur eines Reparaturschaltkreises für eine defekte Zelle der Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung darstellt;

Fig. 2 zeigt ein Schaltkreisdiagramm, das die Struktur des Freigabeschaltkreises für den Reparaturmodus der Fig. 1 darstellt;

Fig. 3 zeigt ein Schaltkreisdiagramm, das eine andere Struktur des Freigabeschaltkrei­ ses für den Reparaturmodus der Fig. 1 darstellt;

Fig. 4 zeigt ein Schaltkreisdiagramm, das die Struktur des Decoders für den Reparatur­ modus der Fig. 1 darstellt;

Fig. 5 zeigt ein Schaltkreisdiagramm, das die Struktur der Erzeugungseinheit für die Programmadressen in dem Schmelzsicherungs-Steuerschaltkreis in Fig. 1 darstellt;

Fig. 6 zeigt ein Schaltkreisdiagramm, das die Struktur des Schaltkreises darstellt, der ei­ nen Freigabetakt für eine redundante Zelle in dem Schmelzsicherungssteuerschaltkreis der Fig. 1 darstellt,

Fig. 7 zeigt ein Schaltkreisdiagramm, das eine andere Struktur des Schaltkreises, der den Freigabetakt für die redundante Zelle erzeugt, in dem Schmelzsicherungs-Steuer­ schaltkreis der Fig. 1 darstellt,

Fig. 8 zeigt ein Schaltkreisdiagramm, das die betriebsmäßigen Charakteristika des Durchtrennens der Schmelzsicherung in den Fig. 1 bis 7 darstellt;

Fig. 9 zeigt ein Zeitabstimmungsdiagramm, das die betriebsmäßigen Charakteristika ei­ ner Freigabe einer redundanten Zelle in den Fig. 1 bis 7 darstellt; und

Fig. 10 zeigt ein Schaltkreisdiagramm, das die Struktur eines Reparaturschaltkreises ei­ ner defekten Zelle einer herkömmlichen Halbleiterspeichervorrichtung darstellt.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

In der nachfolgenden Beschreibung werden verschiedene spezifische Details, wie bei­ spielsweise konkrete bzw. eingebettete Schaltkreise, die einen Bestimmungstakt für ei­ nen Reparatur-Modus und ein Schmelzsicherungs-Auswahlsignal, usw., definieren, an­ gegeben, um ein vollständiges Verständnis der vorliegenden Erfindung zu liefern. Es wird dem Fachmann auf dem betreffenden Fachgebiet verständlich werden, daß andere Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details oder mit alternativen spezifischen Details ausgeführt werden können.

Ausdrücke, die in der vorliegenden Erfindung verwendet werden, sind wie folgt definiert: ΦMI ist ein Freigabetakt für einen Reparatur-Modus zum Reparieren einer defekten Zelle in einem Einkapselungs-Zustand. PMi (i = 1, 2, -, n) ist ein Auswahlsignal für einen Reparatur-Modus. ΦRMi (i = 1, 2, -, N) ist ein Bestimmungstakt für einen Reparatur- Modus, der durch Decodieren des Auswahlsignals für den Reparatur-Modus PMi be­ stimmt ist. PAi (i = 1, 2, -, q) ist ein Signal zum Auswählen einer Schmelzsicherung bzw. einer Schmelze (fuse) einer Programmadressen-Erzeugungseinheit. Ai (i = 1, 2, -, r) ist ein Adressensignal, das von der Außenseite unter einem normalen Betriebmodus eingegeben ist. ΦRE ist ein Freigabetakt für eine redundante Zelle, der die Programm- Adresse und die Adresse, die von der Außenseite eingegeben ist, vergleicht, um da­ durch irgendeine der normalen Zelle und der redundanten Zelle zu bestimmen. PC be­ zeichnet ein Hochspannungssignal zum Freigeben des Reparaturmodus. ΦINIT stellt ein Signal zum Initialisieren einer Verriegelung des Reparaturmodus-Freigabetakts ΦMI dar. ΦC ist ein spezifisches Zeitabstimmungs-Fühlsignal zum Freigeben des Reparaturmo­ dus nach einer Einkapselung. ΦFÿ (i = 1, 2, -, m und j = 1, 2, -, q) ist eine Programm- Adresse, die durch eine logische Kombination des Reparaturbestimmungstakts ΦRMi erzeugt ist, und ein Schmelzsicherungs-Auswahlsignal PAj stellt eine Adresse der de­ fekten Zelle dar. Schließlich bezeichnet ΦP einen Vorladungstakt eines Schmelzsiche­ rungskastens bzw. einer Fuse-Box.

Fig. 1 zeigt ein Schaltkreisdiagramm, das die Struktur des Reparaturschaltkreises für die defekte Zelle in der Halbleiterspeichervorrichtung gemäß der vorliegenden Erfin­ dung darstellt. Der Reparaturschaltkreis für die defekte Zelle ist so strukturiert, um den Reparaturmodus nach einer Einkapselung fortzuführen, und gibt in dem Reparaturmo­ dus die Reparaturmodus-Auswahlsignale und die Schmelzsicherungs-Auswahlsignale zum Erzeugen der Programmadressen durch Durchtrennen der Schmelzsicherung in dem ausgewählten Reparaturmodus ein. Zu diesem Zeitpunkt decodiert der Reparatur­ schaltkreis für die defekte Zelle die Auswahlsignale für den Reparaturmodus PM, um dadurch die Bestimmungstakte für den Reparaturmodus ΦRM zu erzeugen, und wenn die Sicherung selektiv durch Kombinieren der Reparaturmodus-Auswahlsignale ΦRM und der Schmelzsicherung-Auswahlsignale PA durchtrennt ist, werden die Program­ madressen ΦFÿ erzeugt. Danach vergleicht, wenn der normale Modus ausgeführt wird der Reparaturschaltkreis für die defekte Zelle die Programm-Adresse ΦFÿ und eine Adresse A, die von der Außenseite eingegeben ist, und wenn die verglichenen Werte der zwei Adressen miteinander übereinstimmen, erzeugt er den Freigabetakt der redun­ danten Zelle ΦRE, um dadurch die redundante Zelle auszuwählen. Im Gegensatz dazu erzeugt, wenn die verglichenen Werte der zwei Adressen zueinander unterschiedlich sind, der Reparaturschaltkreis die defekte Zelle nicht den Freigabetakt für die redundan­ te Zelle ΦRE, um dadurch die normale Zelle auszuwählen.

In Fig. 1 ist der Reparaturmodus-Freigabeschaltkreis 100 ein Schaltkreis zum Fortfüh­ ren des Reparaturmodus nach einer Einkapselung unter Verwendung von zwei Verfah­ ren, die in der vorliegenden Erfindung verkörpert sind.

Fig. 2 stellt eine erste Ausführungsform des Reparaturmodus-Freigabeschaltkreises 100 dar, der als ein Typ eines Hochspannungs-Fühlschaltkreises ausgeführt ist. Hier be­ sitzt das Hochspannungssignal PC eine Spannung, die von der Außenseite geliefert wird, um den Reparaturmodus auszuführen, wobei die Spannung einen Pegel höher als ein Energieversorgungsspannungspegel besitzt. In der Struktur der Fig. 2 ist ein NMOS- Transistor 111 gemeinsam mit dem Hochspannungssignal PC an der Drain- und der Gatter-Elektrode davon und mit einem Verbindungsknoten 121 an einer Source-Elektro­ de davon verbunden. Ein NMOS-Transistor 112 ist gemeinsam mit der Energieversor­ gungsspannung VCC an einer Drain- und einer Gatter-Elektrode davon verbunden und mit dem Verbindungsknoten 121 an einer Source-Elektrode davon verbunden. Ein PMOS-Transistor 113 ist zwischen den Verbindungsknoten 121 und 122 verbunden und mit der Energieversorgungsspannung VCC an einer Gatter-Elektrode davon verbunden. NMOS-Transistoren 114 und 115 sind in Reihe zwischen dem Verbindungsknoten 122 und einem Erdungspotential verbunden und gemeinsam mit der Energieversorgungs­ spannung VCC an Gatter-Elektroden verbunden. Inverter 116 und 117 sind in Reihe zwischen den Verbindungsknoten 122 und dem Ausgangsanschluß ΦMi verbunden. In dieser Struktur werden unter der Annahme, daß die Schwellwertspannungen des NMOS-Transistors 111 und des PMOS-Transistors 113 jeweils dahingehend bezeichnet werden, daß sie Vtn und Vtp sind, in dem Fall, wo die Spannung des Hochspannungs­ signals PC, das zu dem Eingangsanschluß eingegeben wird, so beaufschlagt wird, daß es höher als eine Spannung Vcc+Vtn+Vtp ist, der NMOS-Transistor 111 und der PMOS- Transistor 113 auf EIN gestellt. In diesem Fall wird ein Signal eines logisch "hohen" Zu­ stands an dem Verbindungsknoten 122 erzeugt, um dadurch den Reparaturmodus-Frei­ gabetakt ΦMI auszugeben.

Fig. 3 stellt eine zweite Ausführungsform eines Reparaturmodus-Freigabeschaltkreises 100 dar, der durch das Verfahren unter Verwendung einer Zeitabstimmung ausgeführt ist, die nicht in dem normalen Betriebsmodus verwendet wird. In diesem Schaltkreis wird ΦC, das ist ein spezifisches Modussignal, in der vorliegenden Erfindung als das Reparaturmodus-Fühlsignal verwendet, das nach dem Einkapselungs-Prozeß erzeugt wird. Weiterhin wird, wenn ein Reparaturbetrieb abgeschlossen ist, eine Schmelzsiche­ rung 156 unterbrochen, um dadurch den Reparaturmodus-Freigabetakt ΦMI dahinge­ hend zu verhindern, daß er freigegeben wird, gerade obwohl die spezifische Zeitabstim­ mung gefühlt ist und das spezifische Modussignal ΦC freigegeben ist. Dies kann die Zu­ rückschreitung zu dem Reparaturmodus verhindern. Um die Schmelzsicherung 156 zu unterbrechen muß der Reparaturmodus-Bestimmungstakt ΦRMi und das Schmelzsiche­ rungs-Auswahlsignal PAj, die der Schmelzsicherung 156 entsprechen, zu dem logisch "hohen" Zustand hin geändert worden sein. In Fig. 3 nimmt ein NAND-Gatter 151 den Reparaturmodus-Bestimmungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal PAj auf, um dadurch logisch die empfangenen Signale ΦRMi und PAj logisch mittels NAND zu verknüpfen. Ein Inverter 152 invertiert einen Ausgang des NAND-Gatters 151. Ein NMOS-Transistor 153 ist zwischen einem Verbindungsknoten 171 und dem Er­ dungspotential verbunden und mit dem Inverter 152 an einer Gatter-Elektrode davon verbunden. Die Schmelzsicherung 156 ist zwischen der Energieversorgungsspannung Vcc und dem Verbindungsknoten 171 verbunden. Ein Inverter 155 ist zwischen den Ver­ bindungsknoten 171 und 172 verbunden. NMOS-Transistoren 150 und 157 sind zwi­ schen dem Verbindungsknoten 171 und dem Erdungspotential verbunden und der NMOS-Transistor 150 ist mit dem Verriegelungs-Initialisierungstakt ΦINIT über einen In­ verter 154 an einer Gatter-Elektrode davon verbunden und der NMOS-Transistor 157 ist mit dem Verbindungsknoten 172 an einer Gatter-Elektrode davon verbunden. Ein NAND-Gatter 158 ist mit dem Verbindungsknoten 172 an einem Eingangsanschluß da­ mit mit einem Verbindungsknoten 174 an dem anderen Eingangsanschluß davon und mit dem Verbindungsknoten 173 an einem Ausgangsanschluß davon verbunden. Ein NAND-Gatter 159 ist mit dem Verbindungsknoten 173 an einem Eingangsanschluß da­ von, mit dem Reparaturmodus-Fühlsignal ΦC an dem anderen Eingangsanschluß da­ von und mit dem Verbindungsknoten 174 an einem Ausgangsanschluß davon verbun­ den. Ein Inverter 160 ist zwischen dem Verbindungsknoten 174 und einem Ausgangsan­ schluß ΦMI verbunden. In Fig. 4 wird in dem Initialisierungsmodus der Verriegelungs- Initialisierungstakt ΦINIT als das logisch "hohe" Signal erzeugt. Und dann wird der Ver­ riegelungs-Initialisierungstakt ΦINIT an der Gatter-Elektrode des NMOS-Transistors 150 angelegt und deshalb wird der NMOS-Transistor 150 auf AUS geschaltet. Als Folge wird der Verbindungsknoten 171 zu dem logisch "hohen" Zustand hin geändert. Danach bleibt der Verbindungsknoten 171 kontinuierlich auf dem logisch "hohen" Zustand durch eine Verriegelungsfunktion des NMOS-Transistors 157 und des Inverters 155. In diesem Zustand wird der Reparaturmodus-Freigabetakt ΦMI durch das Reparaturmodus-Fühlsi­ gnal ΦC bestimmt, wobei dieses Signal ΦC nicht bei dem normalen Betriebsmodus ver­ wendet wird. Wenn das Reparaturmodus-Fühlsignal ΦC freigegeben ist, ist der Repara­ turmodus-Freigabetakt ΦMI auch freigegeben, um dadurch ein Signal zum Fortschreiten zu dem Reparaturmodus zu erzeugen. Danach werden, wenn der Reparaturbetrieb in dem Reparaturmodus durchgeführt wird und die Erzeugung der Programm-Adresse in einem Schmelzsicherungs-Steuerschaltkreis 300 beendet wird, der Reparatur-Bestim­ mungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal PAj entsprechend der spe­ zifischen Schmelzsicherung 156 zu dem logisch "hohen" Zustand hin geändert. In die­ sem Fall wird das logisch "hohe" Signal an dem NMOS-Transistor 153 über das NAND- Gatter 151 und den Inverter 152 angelegt. Zu diesem Zeitpunkt wird die Größe des NMOS-Transistors 153 dahingehend zugeordnet bzw. bestimmt, daß sie groß genug ist, um die Schmelzsicherung 156 zu durchtrennen. Demgemäß wird, wenn der NMOS- Transistor 153 auf EIN geschaltet wird, da eine große Menge elektrischen Stroms über die Schmelzsicherung 156 fließt, die Schmelzsicherung 156 durchtrennt. Und dann wird der Verbindungsknoten 172 zu dem logisch "hohen" Zustand initialisiert und der Verbin­ dungsknoten 173 wird auf den logisch "niedrigen" Zustand fixiert. Demzufolge wird, ge­ rade wenn das Reparaturmodus-Fühlsignal ΦC freigegeben ist, der Reparaturmodus- Freigabetakt ΦMI nicht durch den Verbindungsknoten 173 freigegeben. Hier ist der Grund, warum die Schmelzsicherung 156 nach einem Reparaturvorgang durchtrennt wird, derjenige, zu verhindern, daß der normale Betriebsmodus zu dem Reparaturmodus hin geändert wird.

Wenn der Reparaturmodus-Freigabetakt ΦMI freigegeben ist, wird der Reparaturmo­ dus-Decoder 200, der das Reparaturmodus-Auswahlsignal PM1-PMn eingibt, um da­ durch den Reparaturmodus-Bestimmungstakt RM1-RMN zu erzeugen, freigegeben. Und dann decodiert, wenn der Reparaturmodus-Freigabetakt ΦMI freigegeben ist, der Repa­ raturmodus-Decoder 200 das eingegebene Reparaturmodus-Auswahlsignal PM1-PMn, um dadurch einen der Reparaturmodus-Bestimmungstakte ΦRM1-ΦRMN freizugeben.

Der freigegebene Takt benennt den Reparaturmodus, von dem erwünscht ist, daß er ausgeführt wird, um dadurch den ausgewählten Reparaturmodus durchzuführen. Hier ist der Grund, daß eine Vielzahl von Reparaturmoden anstelle eines Reparaturmodus er­ forderlich ist, wie folgt. Erstens wird, obwohl die Reparatur für eine Vielzahl von defek­ ten Zellen erforderlich ist und auch eine Vielzahl von defekten Zellenadressen vorhan­ den ist, die programmiert werden müssen, die Anzahl der Stifte von den Adressen, die für das Programm notwendig sind, begrenzt. Demgemäß müssen, während die Vielzahl der Reparaturmoden und die Änderung des Reparaturmodus benannt sind, die defekten Zellenadressen sequentiell programmiert sein, um die Vielzahl der defekten Zellena­ dressen zu programmieren. Zweitens wird in der Halbleiterspeichervorrichtung, wie bei­ spielsweise ein dynamischer Random-Adress-Memory, DRAM, ein Adressen-Multiplex- Verfahren, in dem die Anzahl der Stifte der Adressen geringer ist als die Anzahl der not­ wendigen Adressen, eingesetzt. In diesem Fall ist eine Vielzahl von Reparaturmoden zum Programmieren der defekten Zellenadressen erforderlich.

Fig. 4 stellt ein Schaltkreisdiagramm des Reparaturmodus-Decoders 200, der vorste­ hend beschrieben ist, dar. In Fig. 4 kann die Anzahl der Reparaturmoden proportional zu einer Kombination der Bit-Anzahl des Reparaturmodus-Auswahlsignals PM1-PMn geliefert werden. Dann wird der Reparaturmodus-Decoder 200 durch den Reparaturmo­ dus-Freigabetakt ΦMI freigegeben, um dadurch das eingegebene Reparaturmodus-Si­ gnal PM1-PMn zu decodieren, um so den Reparaturmodus-Bestimmungstakt ΦRM1-ΦRMN zu erzeugen.

Die Reparaturmodus-Bestimmungstakte ΦRM1-ΦPMn, die von dem Reperaturmodus- Decoder 200 ausgegeben werden, werden an einen Schmelzsicherungs-Steuer­ schaltkreis 300 angelegt. Der Schmelzsicherungs-Steuerschaltkreis 300 weist auf: eine Einheit zum Analysieren logischer Zustände der Reparaturmodus-Bestimmungstakte ΦRM1-ΦRMm und der Schmelzsicherungs-Auswahlsignale PA1-PAq, um dadurch die Programm-Adresse ΦFÿ zu erzeugen; und eine Einheit zum Vergleichen der Programm- Adresse ΦFÿ und der externen Adresse A1-Ar, um dadurch einen Freigabetakt für eine redundante Zelle ΦRE zu erzeugen. Dies bedeutet, daß in dem Schmelzsicherungs- Steuerschaltkreis 300 die defekten Zellenadressen mittels Durchtrennung der Schmelz­ sicherung in dem Reparaturmodus gespeichert werden und in dem normalen Modus einer Adresse, die von außen geliefert wird, mit der programmierten Adresse verglichen werden und dann ein Signal zur Auswahl einer normalen Zellenfeldanordnung 500 oder einer redundanten Zellenfeldanordnung 600 erzeugt wird. In dem Schmelzsicherungs- Steuerschaltkreis 300 werden die Schmelzsicherungs-Auswahlsignale PA1-PAq als alle Bit-Daten der Adressen, die programmiert werden sollen, verwendet, und da der Repa­ raturmodus und der normale Modus separat verwendet werden, ist es für die Adressen­ eingabe-Anschlüsse möglich, daß sie als Eingabe-Anschlüsse für die Schmelzsiche­ rungs-Auswahlsignale PA1-PAq verwendet werden. In derselben Art und Weise wie vor­ stehend ist es für die Adressen-Eingangsanschlüsse möglich, daß sie als Eingangs-An­ schlüsse für die Reparaturmodus-Auswahlsignale PM1-PMn verwendet werden. Aller­ dings ist es, da die Reparaturmodus-Auswahlsignale PM1-PMn und die Schmelzsiche­ rungs-Auswahlsignale PA1-PAq gleichzeitig in dem Reparaturmodus verwendet werden, für die zwei Signale unmöglich, daß sie über die identischen Eingangsanschlüsse ein­ gegeben werden.

In der bevorzugten Ausführungsform der vorliegenden Erfindung werden die Reparatur­ modus-Auswahlsignale PM1-PMn und das Schmelzsicherungs-Auswahlsignal PA1-PAq über die Adressen-Eingabe-Anschlüsse eingegeben. Hier ist, unter der Annahme, daß die Anzahl der Adressen-Eingangsanschlüsse 8 beträgt und auch die Anzahl der defek­ ten Zellenadressen 8 beträgt, wenn die Adressen-Eingangs-Anschlüsse A5-A8 den Ein­ gangs-Anschlüssen des Reparaturmodus-Auswahlsignals PMi zugeordnet sind und die Adressen-Eingangs-Anschlüsse A1-A4 dem Schmelzsicherungs-Auswahlsignal PAj zu­ geordnet sind, die nachfolgende Beziehung gegeben.

PM1 = A5
PA1 = A1
PM2 = A6	PA2 = A2
PM3 = A7	PA3 = A3
PM4 = A8	PA4 = A4

Hier beträgt die Anzahl der Reparaturmodus-Auswahlsignale PMi 4 und deshalb können 16 Reparaturmodus-Bestimmungstakte ΦRMI-ΦRM16 geliefert werden. Und auch ist die Anzahl der Schmelzsicherungs-Auswahlsignale PAj 4, und deshalb können in jedem Re­ paraturmodus die Adressen von 4 Bits, die programmiert werden sollen, benannt werden. Dann müssen unter der Annahme, daß die defekten Zellenadressen den 8-Bit zugeordnet sind, zwei Reparaturmoden sequentiell bestimmt werden, und da die Anzahl der Reparaturmoden 16 ist, können 8 Adressen defekter Zellen programmiert werden. Die Struktur des Schmelzsicherungs-Steuerschaltkreises 300 wird nachfolgend beschrieben.

Fig. 5 zeigt ein Schaltkreisdiagramm, das die Struktur einer Programmadressen-Erzeu­ gungseinheit in einem Schmelzsicherungs-Steuerschaltkreis 300 darstellt, die das Ver­ fahren darstellt, das die Programm-Adresse ΦFÿ von 1-Bit erzeugt. In Fig. 5 muß die die Programm-Adresse erzeugende Einheit im Verhältnis zu der Anzahl der Reparaturmo­ den und der Schmelzsicherungs-Auswahlsignale programmiert sein. In der Struktur der die Programm-Adresse erzeugenden Einheit empfängt ein NAND-Gatter 311 den Repa­ raturmodus-Bestimmungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal PAj, um die empfangenen Signale logisch mittels NAND zu verknüpfen. Ein Inverter 312 inver­ tiert einen Ausgang des NAND-Gatters 311, um dadurch den invertierten Ausgang aus­ zugeben. Ein NMOS-Transistor 313 ist zwischen einem Verbindungsknoten 321 und dem Erdungspotential verbunden und mit dem Inverter 312 an einer Gatter-Elektrode davon verbunden. Eine Schmelzsicherung 316 ist zwischen der Energieversorgungs­ spannung VCC und dem Verbindungsknoten 321 verbunden. Ein Inverter 315 ist zwi­ schen den Verbindungsknoten 321 und 322 verbunden. Beide NMOS-Transistoren 310 und 317 sind zwischen dem Verbindungsknoten 321 und dem Erdungspotential verbun­ den. Und der NMOS-Transistor 310 ist mit dem Verriegelungs-Initialisierungstakt ΦINIT über den Inverter 314 an einer Gatter-Elektrode davon verbunden und der NMOS-Tran­ sistor 317 ist mit dem Verbindungsknoten 322 an einer Gatter-Elektrode davon verbun­ den. Ein Inverter 318 ist zwischen dem Verbindungsknoten 322 und einem Ausgangsan­ schluß verbunden. Bei dem Betrieb der Programmadressen-Erzeugungseinheit wird un­ ter dem Initialisierungsmodus der Verriegelungs-Initialiserungstakt-INIT als ein Signal des logisch "hohen" Zustands erzeugt. In diesem Fall wird, da der Verriegelungs-Initia­ lisierungstakt ΦINIT an die Gatterelektrode des NMOS-Transistors 310 angelegt wird, der NMOS-Transistor 310 auf AUS geschaltet und demgemäß wird der Verbindungs­ knoten 321 zu dem logisch "hohen" Zustand hin geändert. Danach hält der Verbin­ dungsknoten 321 kontinuierlich den logisch "hohen" Zustand durch eine Verriegelungsfunktion des NMOS-Transistors 317 und des Inverters 315 bei. Demge­ mäß wird, wenn der Reparaturmodus-Bestimmungstakt ΦRMi und das Schmelzsiche­ rungs-Auswahlsignal PAj nicht erzeugt werden, die Schmelzsicherung 316 nicht durch­ trennt, und dann wird die Programm-Adresse ΦFÿ des logisch "hohen" Signals durch den Inverter 318 erzeugt. Dann wird, wenn der gegebene Reparatur-Bestimmungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal PAj als Signale des logisch "hohen" Zustands erzeugt werden, das logisch "hohe" Signal an den NMOS-Transistor 313 über das NAND-Gatter 311 und den Inverter 312 angelegt.

In diesem Fall ist die Größe des NMOS-Transistors 313 so aufgebaut, daß sie groß ge­ nug ist, um die Schmelzsicherung 316 zu durchtrennen. Demgemäß fließt, wenn der NMOS-Transistor 313 auf EIN geschaltet wird, eine große Menge eines elektrischen Stroms über die Schmelzsicherung 316 und deshalb wird die Schmelzsicherung 316 durchtrennt. Dann wird der Verbindungsknoten 322 zu dem logisch "hohen" Zustand in­ itialisiert und demzufolge wird die Programm-Adresse ΦFÿ des logisch "niedrigen" Si­ gnals über den Inverter 318 erzeugt. Als Folge wird, wenn das Programm, das vorste­ hend erwähnt ist, wiederholt wird, die Schmelzsicherung der die entsprechende Pro­ gramm-Adresse erzeugenden Einheiten durchtrennt und deshalb wird die Pro­ gramm-Adresse in dem benannten Reparaturmodus erzeugt.

Wenn die Betriebsweisen, wie dies vorstehend beschrieben ist, sequentiell wiederholt werden, werden die Programmadressen ΦF11, ΦF12, ΦF13 und ΦF14 in dem ΦRM1-Modus erzeugt und die Programmadressen ΦF21, ΦF22, ΦF23 und ΦF24 werden in dem ΦRM2-Modus erzeugt. Wenn die 8-Bit-Programm-Adresse, wie dies vorstehend erwähnt ist, erzeugt ist, wird die Programm-Adresse an einem Erzeugungsschaltkreis für einen Freigabetakt für eine redundante Zelle ΦRE, der so strukturiert ist, wie dies in Fig. 6 dargestellt ist, angelegt.

Fig. 6 zeigt eine erste Ausführungsform, die einen einen Freigabetakt ΦRE für eine redundante Zelle erzeugenden Schaltkreis darstellt. Die erste Ausführungsform, wie sie in Fig. 6 dargestellt ist, wird durch vergleichende Vorrichtungen 351 bis 358 und einen PMOS-Transistor 350 ausgeführt. Die vergleichenden Vorrichtungen 351 bis 358 ver­ gleichen, ob oder ob nicht die Programmadressen mit 8 Bit ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23 und ΦF24 den externen Eingangsadressen A1 bis A8 entsprechen. Und der PMOS-Transistor 350 ist zwischen der Energieversorgungsspannung VCC und einer gemeinsamen Ausgangsleitung der komparativen Vorrichtungen 351 bis 358 ver­ bunden und ist mit einem Schmelzsicherungskasten-Vorladungstakt ΦP an einer Gatter- Elektrode davon verbunden. In Fig. 6 weisen die vergleichenden Vorrichtungen 351 bis 358, die jeweils mit einer Drain-Elektrode des PMOS-Transistors 350 verbunden sind, NMOS-Transistoren 51, 53, 54 und 55 jeweils auf. Der NMOS-Transistor 51 ist mit der Programm-Adresse ΦFÿ an einer Gatter-Elektrode davon verbunden. Der NMOS-Transi­ stor 53 ist mit der Drain-Elektrode des PMOS-Transistors 350 verbunden und ist mit der Programmadresse ΦFÿ verbunden, die durch einen Inverter 52 an einer Gatter-Elektrode davon invertiert ist. Der NMOS-Transistor 54 ist zwischen einer Source-Elektrode des NMOS-Transistors 51 und einem Erdungspotential verbunden und ist mit einer inversen Adresse Ar an einer Gatter-Elektrode davon verbunden. Weiterhin ist der NMOS-Transi­ stor 55 mit einer Source-Elektrode des NMOS-Transistors 53 und dem Erdungspotential verbunden und ist mit einer Adresse Ar an einer Gatter-Elektrode davon verbunden. Hier ist die Beziehung zwischen den Programmadressen und den externen Adressen in den vergleichenden Vorrichtungen 351 bis 358 wie folgt gegeben:

In Fig. 6 wird, wenn das Schmelzsicherungskasten-Vorladungs-Ladesignal ΦP als das logisch "niedrige" Signal erzeugt wird, der PMOS-Transistor 350 auf EIN geschaltet, um dadurch die Ausgangsleitung vorab aufzuladen. In diesem Zustand vergleicht jede der vergleichenden Vorrichtungen 351 bis 358 die Programmadressen ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22 und ΦF24 und die externen Adressen A1 bis A8. Dann wird, wenn ir­ gendeine der externen Adressen davon, die nicht den Programmadressen entspricht, angewandt wird, die vorab aufgeladene Ladung auf Erdungspotential entladen und deshalb wird der Freigabetakt für die redundante Zelle ΦRE als das logisch "niedrige" Signal erzeugt. Allerdings wird, wenn alle externen Adressen, die den Programmadres­ sen entsprechen, angewandt werden, ein Pfad zum Entladen der vorab aufgeladenen Ladung zu dem Erdungspotential durchtrennt und deshalb wird der Freigabetakt der redundanten Zelle ΦRE das logisch "hohe" Signal erzeugen.

Fig. 7 zeigt eine zweite Ausführungsform, die einen einen Freigabetakt ΦRE für eine redundante Zelle erzeugenden Schaltkreis darstellt. Die zweite Ausführungsform, wie sie in Fig. 7 dargestellt ist, wird durch übertragende bzw. sendende Vorrichtungen 371 bis 378, einen Inverter 381, ein NAND-Gatter 382 und einen Inverter 383 ausgeführt. Die übertragenden Vorrichtungen 371 bis 378 übertragen bzw. senden die externen Ein­ gangs-Adressen A1 bis A8 gemäß dem Zustand der 8-Bit-Programmadressen ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23 und ΦF24. Der Inverter 381 invertiert ein Signal ΦF31, das bestimmt, ob die redundante Zelle verwendet wird oder nicht. Das NAND- Gatter 382 empfängt die Ausgänge der übertragenden Vorrichtungen 371 bis 378 und das Signal, das von dem Inverter 381 ausgegeben ist, um die empfangenen Ausgänge logisch mittels NAND zu verknüpfen. Weiterhin invertiert der Inverter 383 den Ausgang des NAND-Gatters 382, um dadurch den invertierten Ausgang auszugeben. Hier ist das Signal ΦF31 ein Ausgang eines Schaltkreises, der in derselben Art und Weise wie die die Programm-Adresse erzeugende Einheit strukturiert ist, und bestimmt, ob die redun­ dante Zelle verwendet wird oder nicht, und zwar in Abhängigkeit eines Durchtrennens der Schmelzsicherung, die in dem Schaltkreis enthalten ist. Fig. 7 ist durch eine stati­ sche Logik ausgeführt. In dieser Ausführungsform ist das Signal ΦF31, das bestimmt, ob die redundante Zelle verwendet wird oder nicht, zusätzlich benannt, anstelle einer Ver­ wendung des Vorladungstakts und des Vorladungselements.

In Fig. 1 besitzt der Zellenauswahlschaltkreis 400 eine Funktion zum Auswählen der nor­ malen Zellenfeldanordnung 500 oder der redundanten Zellenfeldanordnung 600 gemäß dem logischen Zustand des Freigabetakts des redundanten Zelle ΦRE. Demgemäß um­ faßt der Zellenauswahlschaltkreis 400 Decoder zum Zugreifen auf die Zelle, eine Ein­ richtung zum Eingeben/Ausgeben von Daten zu/von der Zelle und alle Einrichtungen zum Steuern dieser Decoder und Eingangs/Ausgangseinrichtungen.

Fig. 8 zeigt ein Zeitabstimmungsdiagramm, das das die betriebsmäßigen Charakteristika in dem Reparaturmodus gemäß der vorliegenden Erfindung in den Fig. 1 bis 7 darstellt. Um den Reparaturmodus auszuführen, wird das Reparaturmodus-Auswahlsignal PMi in den Reparaturmodus-Decoder 200 eingegeben, wie dies bei 911 der Fig. 8 dargestellt ist, und das Schmelzsicherungs-Auswahlsignal PAj wird in den Schmelzsicherungs- Steuerschaltkreis 300 eingegeben, wie dies bei 912 der Fig. 8 dargestellt ist. Und dann wird der Reparaturmodus-Freigabeschaltkreis 100 so gesteuert, um den Reparaturmo­ dus fortzuführen. Fig. 8 stellt eine Ausführungsform dar, bei der der Reparaturmodus unter Verwendung des Hochspannungssignals PC fortgeführt wird. In Fig. 8 ermittelt, wenn das Hochspannungssignal PC so eingegeben wird, wie dies bei 913 dargestellt ist, der Reparaturmodus-Freigabeschaltkreis 100, wie er in Fig. 2 dargestellt ist, einen Eingang des Hochspannungssignals PC, um dadurch den Reparaturmodus-Freigabe­ takt ΦMI zu erzeugen, wie dies bei 914 in Fig. 8 dargestellt ist. Wenn der Reparaturmo­ dus-Freigabetakt ΦMi erzeugt ist, decodiert der Reparaturmodus-Decoder 200, wie vor­ stehend erwähnt, das Reparaturmodus-Auswahlsignal PMi, um dadurch den Reparatur­ modus-Bestimmungstakt ΦRMi zu erzeugen, und in dem Schmelzsicherungs-Steuer­ schaltkreis 300 treibt die Programmadressen-Erzeugungseinheit, die so strukturiert ist, wie dies in Fig. 5 dargestellt ist, einen Schaltkreis, einschließlich der Schmelzsicherung, entsprechend dem Reparaturmodus-Bestimmungstakt ΦRMi und des Schmelzsiche­ rungs-Auswahlsignals PAj, um dadurch die Schmelzsicherung zu durchtrennen. Demge­ mäß werden, wenn die Schmelzsicherung durchtrennt worden ist, die defekten Zellena­ dressen programmiert.

Fig. 9 zeigt ein Zeitabstimmungsdiagramm, das ein Betriebsverfahren darstellt, in dem der Reparaturmodus nach einem Programmieren der defekten Zellenadressen durch Ausführen des Reparaturmodus, wie dies vorstehend beschrieben ist, abschließt und der normale Betriebsmodus ausgeführt wird. Zuerst wird, wenn der Reihen-Adressen- Strobe RASB freigegeben wird, wie dies bei 951 der Fig. 9 gezeigt ist, ein Bereitschafts­ zustand der Zugriffsdaten zu dem Betriebsmodus-Zustand hin geändert. Dann wird ein Verriegelungs-Initialisierungstakt ΦINIT freigegeben, wie dies bei 952 der Fig. 9 darge­ stellt ist, und auch wird der Voraufladungstakt ΦP freigegeben, wie dies bei 954 der Fig. 9 dargestellt ist. Deshalb bestimmt der Programmadressen-Erzeugungsschaltkreis, wie er in Fig. 5 dargestellt ist, akkurat die Logik gemäß dem Vorhandensein/Nichtvor­ handensein des Programms, wie dies bei 953 der Fig. 9 dargestellt ist, und die den Frei­ gabetakt der redundanten Zelle ΦRE erzeugende Einheit wird auf den Pegel der Ener­ gieversorgungsspannung vorgeladen, wie dies bei 954 dargestellt ist. Dann vergleicht, wenn die externe Adresse Ak zu dem den Freigabetakt der redundanten Zelle ΦRE er­ zeugenden Schaltkreis eingegeben wird, wie dies bei 955 dargestellt ist, die den Freiga­ betakt der redundanten Zelle ΦRE erzeugende Einheit, ob oder ob nicht die externe Adresse Ak den Programmadressen ΦFÿ entspricht, um dadurch den Freigabetakt der redundanten Zelle ΦRE zu erzeugen. In diesem Fall analysiert der Zellenauswahlschalt­ kreis 400 die Logik des Freigabetakts der redundaten Zelle ΦRE. Demzufolge wählt, wenn der Freigabetakt der redundanten Zelle ΦRE das logisch "niedrige" Signal ist, der Zellenauswahlschaltkreis 400 die normalen Zellenfeldanordnungen 500 aus, allerdings wählt er, wenn der Freigabetakt der redundanten Zelle ΦRE das logisch "hohe" Signal ist, die redundante Zellenfeldanordnung 600 aus.

Wie vorstehend beschrieben ist, sind in der Halbleiterspeichervorrichtung, gerade wenn die defekte Zelle über einen Burn-in-Test, der nach einer Einkapselung usw. durchge­ führt wird, erzeugt wird, Vorteile dahingehend vorhanden, daß die defekte Zelle leicht repariert und auch die Adresse der defekten Zellen programmiert werden können, und zwar ohne Verwendung eines zusätzlichen, externen Stifts, wenn die defekte Zelle re­ pariert wird. Weiterhin ist ein Vorteil dahingehend vorhanden, daß, da der Reparaturmo­ dus frei ausgewählt wird, eine Vielzahl von Adressen defekter Zellen auch programmiert werden.

Claims (11)

1. Reparaturschaltkreis für eine defekte Zelle zum Reparieren einer defekten Zelle nach einem Einkapselungs-Prozeß in einer Halbleiterspeichervorrichtung, die eine normale Zelle und eine redundante Zelle und Einrichtungen zum Auswählen der Zelle entsprechend dazu, ob ein Freigabetakt für eine redundante Zelle erzeugt ist oder nicht, umfaßt, wobei der Reparaturschaltkreis für eine defekte Zelle aufweist:
Einrichtungen, die unter Eingabe eines vorgegebenen Signals in einem Einkapselungszustand freigegeben werden und zum Erzeugen eines Reparaturmodus-Freigabetakts;
Einrichtungen, die mindestens zwei Anschlüsse für ein Reparaturmodus-Auswahl­ signal umfassen, das unter Eingeben des Reparaturmodus-Freigabetakts freigege­ ben wird, um dadurch das Reparaturmodus-Auswahlsignal zu decodieren, und dann zum Erzeugen eines Reparaturmodus-Bestimmungstakts;
Einrichtungen, die mindestens zwei Eingangsanschlüsse für ein Schmelzsiche­ rungs-Auswahlsignal und einen Eingangsanschluß für ein externes Adressensignal umfassen, die das vorgegebene Reparaturmodus-Auswahlsignal und das vorgege­ bene Schmelzsicherungs-Auswahlsignal in einem Reparaturmodus kombinieren, um dadurch eine innere Schmelzsicherung zu steuern, und zum Erzeugen einer Programm-Adresse der defekten Zelle; und
Steuereinrichtungen, die die programmierte Adresse und die externe Adresse in ei­ nem normalen Betriebmodus vergleichen und zum Erzeugen des Freigabetakts für die redundante Zelle.

2. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 1, wobei die Eingangs­ anschlüsse des Reparaturmodus-Auswahlsignals und dessen Schmelzsicherungs- Auswahlsignal die Adressenanschlüsse sind.

3. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 1, wobei die Steuerein­ richtung aufweist:
Einrichtungen, die im Verhältnis zu der Anzahl der Reparaturmodus-Bestimmungs­ takte und des Schmelzsicherungs-Auswahlsignals vorgesehen sind, die jeweils ei­ ne Schmelzsicherung umfassen, die einen bestimmten Reparaturmodus-Bestim­ mungstakt und das Schmelzsicherungs-Auswahlsignal kombinieren, um dadurch eine Schmelzsicherung gemäß einem logischen Zustand von zwei Signalen zu durchtrennen, und zum Erzeugen einer Programmadresse entsprechend der defek­ ten Zelle; und
Einrichtungen, die proportional zu der Anzahl der Programmadressen vorgesehen sind, die die programmierte Adresse und die Adresse, die von der Außenseite in dem normalen Betriebsmodus eingegeben ist, vergleichen und, wenn die zwei Adressen einander entsprechen, den Freigabetakt für die redundante Zellen er­ zeugen, und wenn zwei Adressen unterschiedlich zueinander sind, den Sperrtakt für die redundante Zelle erzeugen.

4. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 3, wobei die Einrichtung zur Erzeugung des Reparaturmodus-Freigabetakts eine hohe Spannung ermittelt die in dem Reparaturmodus erzeugt wird, um dadurch den Reparaturmodus-Frei­ gabetakt zu erzeugen.

5. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 4, wobei die Einrichtung zur Erzeugung des Reparaturmodus-Freigabetakts aufweist:
eine Schmelzsicherung;
eine Einrichtung, die mit der Schmelzsicherung an einem Ende davon verbunden ist, die mit einem gegebenen Modus-Signal an dem anderen Ende davon verbunden ist, und zum Verriegeln mit dem Reparaturmodus-Freigabetakt unter Er­ zeugung des Modus-Signals; und
eine Einrichtung, die mit der Schmelzsicherung verbunden ist und die Schmelzsi­ cherung unter Beendigung der Reparaturmoden durchtrennt, um dadurch den Re­ paraturmodus-Freigabetakt zu sperren.

6. Reparaturvorrichtung für eine defekte Zelle zum Reparieren einer defekten Zelle nach einem Einkapselungs-Prozeß in einer Halbleiterspeichervorrichtung, die eine normale Zelle und eine redundante Zelle und Einrichtungen zum Auswählen der Zellen entsprechend dazu, ob ein Freigabetakt für die redundante Zelle erzeugt ist oder nicht, umfaßt, wobei die Reparaturvorrichtung für die defekte Zelle aufweist:
eine Einrichtung zur Erzeugung eines Reparaturmodus-Freigabetakts, wenn eine gegebene, hohe Spannung in einem Einkapselungszustand ermittelt ist;
eine Einrichtung, die mindestens zwei Eingangsanschlüsse für ein Reparaturmo­ dus-Auswahlsignal umfaßt, das beim Eingeben des Reparaturmodus-Freigabetakts freigegeben wird, um dadurch die Reparaturmodus-Auswahlsignale zu decodieren, und dann zum Erzeugen eines Reparaturmodus-Bestimmungstakts;
eine Einrichtung, die die Reparaturmodus-Bestimmungstakte eingibt, die minde­ stens zwei Eingangsanschlüsse für ein Schmelzsicherungs-Auswahlsignal umfaßt, die proportional zu der Anzahl der Reparaturmodus-Bestimmungstakte und der Schmelzsicherungs-Auswahlsignale vorgesehen sind, die jeweils eine Schmelzsi­ cherung umfassen, und einen bestimmten Reparaturmodus-Bestimmungstakt und das Schmelzsicherungs-Auswahlsignal, das in dem Reparaturmodus empfangen wird, kombinieren, um dadurch die Schmelzsicherung gemäß einem logischen Zu­ stand von zwei Signalen zu durchtrennen, um dadurch eine Programm-Adresse entsprechend der defekten Zelle zu erzeugen; und
Einrichtungen, die Eingangsanschlüsse eines externen Adressensignals umfassen, die proportional zu der Anzahl der Programmadressen vorgesehen sind, die die programmierten Adressen und die Adressen, die von der Außenseite eingegeben werden, vergleichen, und dann, wenn zwei Adressen einander entsprechen, den Freigabetakt der redundanten Zelle erzeugen, und wenn die zwei Adressen zuein­ ander unterschiedlich sind, einen Sperrtakt für eine redundante Zelle erzeugen.

7. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 6, wobei die Eingangs­ anschlüsse für die Reparaturmodus-Auswahlsignale und die Schmelzsicherungs- Auswahlsignale die Adressen-Anschlüsse sind.

8. Reparaturvorrichtung für eine defekte Zelle zum Reparieren einer defekten Zelle nach einem Einkapselungs-Prozeß in einer Halbleiterspeichervorrichtung, die eine normale Zelle und eine redundante Zelle, und eine Einrichtung zum Auswählen der Zellen entsprechend dazu, ob ein Freigabetakt für eine redundante Zelle erzeugt ist oder nicht, umfaßt, wobei die Reparaturvorrichtung für die defekte Zelle aufweist:
eine Einrichtung, die eine Schmelzsicherung umfaßt, die einen Reparaturmodus- Freigabetakt unter Fühlen eines gegebenen Modus in einem Einkapselungs-Zu­ stand erzeugt und die Schmelzsicherung durchtrennt, um dadurch permanent zu verhindern, daß zu dem Reparaturmodus übergegangen wird;
eine Einrichtung, die mindestens zwei Eingangsanschlüsse für ein Reparaturmo­ dus-Auswahlsignal umfaßt, das freigegeben wird, wenn der Reparaturmodus-Frei­ gabetakt eingegeben wird, um dadurch die Reparaturmodus-Auswahlsignale frei­ zugeben und dann Reparaturmodus-Bestimmungstakte zu erzeugen;
eine Einrichtung zum Eingeben von Reparaturmodus-Bestimmungs-Clicks, die mindestens zwei Eingangs-Anschlüsse für ein Schmelzsicherungs-Auswahlsignal umfassen, die proportional zu der Anzahl der Reparaturmodus-Bestimmungstakte und der Schmelzsicherungs-Auswahlsignale vorgesehen sind, die jeweils eine Schmelzsicherung umfassen, die einen vorbestimmten Reparaturmodus-Bestim­ mungstakt und ein Schmelzsicherungs-Auswahlsignal, die unter dem Reparatur­ modus empfangen werden, kombinieren, um dadurch die Schmelzsicherung ge­ mäß einem logischen Zustand der zwei Signale zu durchtrennen, und dann zum Erzeugen einer Programm-Adresse entsprechend der defekten Zelle; und
eine Einrichtung, die Eingangs-Anschlüsse für ein externes Adressensignal um­ faßt, die proportional zu der Anzahl der Programmadressen vorgesehen sind, die die programmierte Adresse und eine Adresse, die von der Außenseite in einem normalen Modus eingegeben ist, vergleicht, und dann, wenn die zwei Adressen einander entsprechen, den Freigabetakt für die redundante Zelle erzeugt, und, wenn die zwei Adressen unterschiedlich zueinander sind, einen Sperrtakt für eine redundante Zelle erzeugt.

9. Reparaturschaltkreis für eine defekte Zelle nach Anspruch 8, wobei die Eingangs- Anschlüsse der Reparaturmodus-Auswahlsignale und der Schmelzsicherungs-Aus­ wahlsignale die Adressen-Anschlüsse sind.

10. Verfahren zum Reparieren einer defekten Zelle einer eingekapselten Halbleiter­ speichervorrichtung in einem Einkapselungs-Zustand, wobei das Verfahren die Schritte aufweist:
in einem Reparaturmodus erzeugen eines Reparaturmodus-Auswahlsignals und eines Schmelzsicherungs-Auswahlsignals entsprechend der Information über die defekte Zelle;
Erzeugung eines Reparaturmodus-Freigabetakts durch einen externen Befehl; und
Analysieren des Reparaturmodus-Auswahlsignals und des Schmelzsicherungs- Auswahlsignals unter Erzeugung des Reparaturmodus-Freigabetakts, um eine Schmelzsicherung entsprechend dem analysierten Ergebnis zu durchtrennen, um dadurch eine Adresse der defekten Zelle zu programmieren,
in einem normalen Betriebsmodus vergleichen einer externen Eingabe-Adresse und der Programm-Adresse unter Eingeben eines Chip-Freigabesignals;
Auswählen einer normalen Zelle, wenn die zwei Adressen nicht zueinander in dem Vergleichsschritt entsprechen; und
Auswahl einer redundanten Zelle, wenn die zwei Adressen einander entsprechen.

11. Verfahren zum Reparieren einer defekten Zelle nach Anspruch 10, wobei das Chip-Freigabesignal ein Reihenadressen-Strobe-Signal ist.