KR100510995B1 - 반도체장치의 리페어회로 - Google Patents

Abstract

본 발명은 반도체장치의 리페어회로에 관한 것으로, 웨이퍼 단계에서 레이저 리페어를 수행한 후 패키지를 한 반도체장치의 번인테스트시 발생되는 오류를 리페어할 수 있도록 앤티퓨즈를 혼용하여 사용함으로써 리페어회로가 차지하는 면적을 줄이면서 웨이퍼 단계와 패키지 단계 모두에서 리페어를 수행할 수 있도록 하여 제품의 수율을 높일 수 있다는 이점이 있다.

Description

반도체장치의 리페어회로 {REPAIR CIRCUIT OF SEMICONDUCTOR DEVICE}

본 발명은 반도체장치의 리페어회로에 관한 것으로서, 보다 상세하게는 웨이퍼 단계에서 레이저 리페어를 수행한 후 패키지를 한 반도체장치의 번인 테스트시 발생되는 오류를 리페어할 수 있도록 앤티퓨즈를 혼용하여 사용함으로써 리페어회로가 차지하는 면적을 줄이면서 웨이퍼 단계와 패키지 단계 모두에서 리페어를 수행할 수 있도록 한 반도체장치의 리페어회로에 관한 것이다.

반도체장치는 제조단계의 각 공정 요소에 의해 신뢰성에 커다란 영향을 미치기 때문에 제조 공정의 각 단계에서 여러 가지의 실험 및 검사를 거쳐 원하는 형상, 도핑 상태 등을 형성하도록 조정되지만, 제조 공정의 아주 미세한 오차 하나 하나가 반도체장치의 동작에 큰 영향을 줄 수 있으므로, 제조된 반도체장치는 테스트를 위한 장비(탐침 스테이션, 테스터 등)를 사용하여 검사 단계를 거쳐 설계된 대로 제조되었는가를 검사하게된다.

이와 같이 검사단계를 거쳐 한 개라도 결함이 있으면 DRAM으로서 제구실을 하지 못하므로 불량품으로 처리된다. 하지만 DRAM의 집적도가 증가함에 따라 확률적으로 소량의 셀에만 결함이 발생할 확률이 높은데도 이를 불량품으로 폐기한다는 것은 수율을 낮추는 비효율적인 처리방식이다. 따라서 이 경우 미리 DRAM내에 설치해둔 리던던시 메모리셀을 이용하여 불량셀을 대체시킴으로써 수율을 높이는 방식을 채용한다.

메모리장치의 리페어회로는 서브어레이블록별로 설치하는데 스페어 ROW와 COLUMN을 미리 설치해두어 결함이 발생하여 불량으로 된 메모리셀을 ROW/COLUMN단위로 리던던시 메모리셀로 치환하는 방식이 주로 사용된다. 웨이퍼 프로세서가 종료되면 테스트를 통해서 불량 메모리셀을 골라내어 그에 해당하는 어드레스를 리던던시 메모리셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부회로에 행하며 이에 따라 실제 사용할 때에 불량라인에 해당하는 어드레스가 입력되면 이 대신 예비 라인으로 선택이 바뀌게 된다. 이 프로그래밍 방식에는 과전류로 퓨즈를 녹여 끊어버리는 전기 퓨즈방식, 레이저빔으로 퓨즈를 태워 끊어 버리는 방식, 레이저빔으로 접합부를 단락시키는 방식, EPROM 메모리셀로 프로그래밍하는 방식등이 있다. 이방법들 중에 레이저로 절단하는 방법이 단순하면서도 확실하고 레이아웃도 용이하여 널리 이용되고 있으며, 퓨즈 재료로는 폴리실리콘 배선 또는 메탈배선이 사용된다.

도 1은 일반적인 리던던시 칼럼 어드레스 제어회로를 나타낸 회로도이다.

여기에 도시된 리던던시 칼럼 어드레스 제어회로(ry_control)는 rasatv15_b0, gax<0:1>, gy01_or을 입력으로 하여 axd_np, xpcg_np, ypcg_np등을 출력을 만든다. 이 신호들은 리페어회로의 입력신호로 사용된다.

rasatv15_b0신호는 뱅크 0(64MD램은 4뱅크 : B0∼B3)가 로우 액티브시 저전위펄스로 인에이블되어 전달 트랜지스터(T240)를 턴온 시킨다.

그러면, gaxb<0:1>중 한 개의 신호가 고전위펄스로 인에이블되어 전달 트랜지스터(T240)를 통과함으로써 axd_np신호가 저전위펄스로 인에이블 된다. 그리고, xpcg_np신호는 gaxb<0:1>신호가 고전위 펄스에서 저전위로 디스에이블되는 순간에 고전위 상태에서 저전위 펄스로 인에이블된다. 이때 펄스폭은 인버터 I209, I229, I221, I234까지 5개만큼의 폭이다.

한편, gy01_or신호는 외부 혹은 내부 어드레스가 들어오면 고전위 펄스로 인에이블되어 있는 상태에서, gy01_or신호가 고전위 펄스에서 저전위로 디스에이블 되는 순간 ypcg_np가 저전위 펄스로 인에이블된다.

도 2는 종래의 레이저 방식에 의한 반도체장치의 리페어회로를 나타낸 회로구성도이다.

여기에 도시된 바와 같이 제 1퓨징부(10)와 어드레스입력부(20)가 직렬로 연결되어 퓨징부(10)의 폴리퓨즈 절단 여부에 따라 spb신호와 nmr신호값에 의해 어드레스입력부(20)를 통해 입력되는 해당 어드레스에 대해 리페어를 수행하게된다.

먼저, 프리차지상태인 경우 xpcg_np는 고전위, ref_norb는 리플레쉬 모드가 아니므로 저전위, 어드레스 신호인 ax9A<0:3>, axB<0:1>은 저전위이므로 xf_com은 고전위로 프리자치상태가 된다. 그리고, axd_np는 고전위상태이고 노말모드 리셋신호인 nmr은 고전위상태가 된다.

또한, ypcg_np는 고전위, nmr은 고전위, gy23<0:3>은 저전위, gy45<0:7>은 저전위이므로 yf_com은 저전위로 프리차지 상태가 된다. 그리고, gy01_or신호는 내부 혹은 외부 y-address가 들어오면 고전위 펄스로 인에이블 된다. 이때 spb는 고전위로 디스에이블 된다.

위와 같이 프리차지된 상태에서 노말 동작시의 동작을 살펴보면 다음과 같다.

ax9A<0:3>중 한 어드레스가 고전위, axB<0:1>중 한 어드레스가 고전위가 되어 8M 블록중 1M 유닛 블록이 선택된다. 그러면 고전위로 프리차지되어 있던 xf_com 노드가 저전위로 디스차지된다. 또한, axd_np 신호도 rasatv15_b0의 저전위 펄스, gaxb<0:1> 고전위 펄스신호를 받아 저전위 펄스로 전달 트랜지스터(T205)를 턴온시킨다. 이때 nmr은 고전위 상태를 유지한다.

yf_com노드는 nmr이 고전위, 어드레스 신호인 gy01<0:3> 중 1개, gy23<0:3>중 1개, gy456<0:7>중 1개, gy01_or신호가 각각 고전위로 되어 저전위로 디스차지 된다. 이때 spb는 고전위로 디스에이블 된다.

따라서, 리페어동작을 수행하지 않게 되어 노말셀을 억세스 하도록 한다.

그러나, 리페어시에는 해당 어드레스의 퓨즈를 레이저로 절단한다. 예를 들어 ax9A_0, axb_0, gy01_0, gy23_0, gy456_0을 절단하였다고 가정하면 x-address 9, A, B 3개는 8M 블록중 1M 블록을 선택하는데 쓰인다. 그리고 y-address 0, 1, 2, 3, 4, 5, 6의 7개는 128개의 칼럼 디코더의 yi중 1개를 선택한다.

xpcg_np는 고전위, ref_norb는 저전위이고, 어드레스 신호인 ax9A<0:3>, axB<0:1> 중 각각 1개의 어드레스가 고전위로 인에이블 되나 해당 퓨즈가 레이저로 절단되어 있어 xf_com노드가 고전위상태로 계속 프리차지된다. 그리고, axd_np는 rasatv15_b0가 저전위펄스로 전달 트랜지스터를 인에이블시키게 된다. 이때 nmr은 고전위에서 저전위로 디스에이블 된다. 따라서, ypcg_np는 고전위상태 nmr은 저전위상태가 되고 어드레스 신호인 gy01<0:3>, gy23<0:3>, gy456<0:7>중 각각 1개씩 고전위로 인에이블 되지만 레이저로 퓨즈를 절단하였기 때문에 yf_com노드가 디스차지되지 않고 고전위 상태를 유지한다. 따라서, 이때 spb신호는 저전위가 되어 리던던시 칼럼이 인에이블 된다.

위와 같이 레이저 방식에 의해 리페어를 수행한 후 리페어의 성공여부와 기능동작여부를 테스트한 후 테스트를 통과한 양품들은 패키지에 넣어져 반도체장치로 완성된다.

이렇게 패키지로 완성된 반도체장치는 초기결함을 조기에 발견하기 위해서 전체의 반도체장치에 대해서 전압과 주위온도를 실제 사용 조건보다도 더욱 혹독한 조건으로 스트레스를 가하는 번인 테스트를 수행하게 된다.

위와 같이 패키지를 한 반도체장치의 번인 테스트에서 불량이 발생하는 확률은 5∼15%정도가 발생하게 되는데 패키지를 수행한 후이기 때문에 레이저 방식에 의한 리페어가 불가능하게 되어 반도체장치를 폐기하게 되는 문제점이 있다.

이러한 문제점을 해결하기 위해서 레이저에 의해 절단되는 퓨즈를 사용하지 않고 프로그램시 상부전극과 하부전극간에 인가되는 전압차에 따라 상부전극과 하부전극간에 있는 절연막을 전기적인 방법에 의해 절연파괴전압 이상에서 쉽게 절연파괴되어 저항처럼 변하게 되는 앤티퓨즈를 사용하여 패키지 단계에서도 쉽게 리페어하는 방법을 사용하고 있다.

그러나, 리페어회로를 앤티퓨즈로만 구성할 경우 앤티퓨즈의 절연막을 파괴하기 위한 프로그래밍회로가 필요하기 때문에 칩의 면적이 증가된다는 문제점이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 레이저 방식에 의한 리페어회로에 패키지 단계에서도 전기적인 방법으로 리페어가 가능한 앤티퓨즈 방식을 혼용하여 구성함으로써 패키지 단계에서의 번인테스트후 발생되는 불량을 전기적인 방법으로 리페어할 수 있도록 하여 적은 면적으로 리페어회로를 구성하면서도 패키지 단계에서 리페어가 가능하도록 한 반도체장치의 리페어회로를 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 레이저 방식에 의한 제 1퓨징부와 어드레스입력부가 직렬로 연결되어 구성된 반도체장치의 리페어회로에 있어서, 프로그래밍 신호에 의해 절연파괴를 일으켜 단락되는 앤티퓨즈의 프로그래밍 상태에 따라 스위칭되는 제 2퓨징부를 더 포함하여 이루어진 것을 특징으로 한다.

위와 같이 이루어진 본 발명의 작용을 설명하면 다음과 같다.

웨이퍼 단계에서는 레이저 방식에 의한 제 1퓨징부의 퓨즈를 절단하여 불량셀에 대한 리페어를 수행하고, 패키지 단계에서 번인 테스트등으로 불량이 발생되는 불량셀은 앤티퓨즈를 프로그래밍하여 제 2퓨징부를 스위칭하여 리페어할 수 있도록 하여 리페어회로의 면적을 줄일수 있게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도 3은 본 발명에 의한 반도체장치의 리페어회로를 나타낸 회로구성도로써 전체의 리페어회로 중에서 번인테스트후 패키지 단계에서 리페어하기 위한 부분만을 나타내었다.

여기에서 보는 바와 같이 폴리퓨즈로 구성되어 레이저에 의해 절단됨에 따라 온/오프 작동되던 도 2의 제 1퓨징부(10)와 더불어 NMOS트랜지스터로 이루어져 앤티퓨즈의 프로그래밍 상태에 따라 앤티퓨즈 프로그래밍 회로에서 출력되는 R<1:22>의 전위값이 고전위인가 저전위인가에 따라 스위칭되는 제 2퓨징부(15)를 더 포함하여 이루어져 번인테스트후 패키지 단계에서 앤티퓨즈를 프로그래밍시킴에 따라 NMOS트랜지스터를 온/오프시켜 어드레스입력부(20)를 통해 입력되는 해당 어드레스에 대해 리페어를 수행하도록 하고 있다.

이때, NMOS트랜지스터는 기판바이어스 전압을 접지전압으로 사용하는 것을 특징으로 한다.

본 실시예에서는 제 2퓨징부(15)를 NMOS트랜지스터를 사용하였으나 PMOS트랜지스터를 사용하여 구성할 수도 있다.

앤티퓨즈를 이용한 리페어회로의 동작을 상세하게 설명하면 다음과 같다.

먼저, 프리차지상태인 경우 앤티퓨즈가 프로그래밍되면 R<1:22> 신호는 저전위로 래치되고, 앤티퓨즈가 프로그래밍 되지 않으면 고전위로 래치되어 있어서, 폴리퓨즈를 사용할 때와 동일한 상태를 유지하도록 하고 있다.

그리고, xpcg_np는 고전위, ref_norb는 리프레쉬 모드가 아니므로 저전위, 어드레스 신호인 ax9A<0:3>, axB<0:1>은 저전위이므로 xf_com은 고전위로 프리차지상태가 된다. 그리고, axd_np는 고전위상태이고 노말모드 리셋신호인 nmr은 고전위상태가 된다.

또한, ypcg_np는 고전위, nmr은 고전위, gy23<0:3>은 저전위, gy45<0:7>은 저전위이므로 yf_com은 저전위로 프리차지 상태가 된다. 그리고, gy01_or신호는 내부 혹은 외부 y-address가 들어오면 고전위 펄스로 인에이블된다. 이때 spb는 고전위로 디스에이블된다.

위와 같이 프리차지된 상태에서 노말동작시의 동작을 살펴보면 다음과 같다.

ax9A<0:3>중 한 어드레스가 고전위, axB<0:1>중 한 어드레스가 고전위가 되어 8M 블록중 1M 유닛 블록이 선택된다. 그러면 고전위로 프리차지되어 있던 xf_com 노드가 저전위로 디스차지된다. 또한, axd_np 신호는 rasatv15_b0의 저전위 펄스, gaxb<0:1> 고전위 펄스신호를 받아 저전위 펄스로 전달 트랜지스터(T205)를 턴온시킨다. 이때 nmr은 고전위 상태를 유지한다.

yf_com노드는 nmr이 고전위, 어드레스 신호인 gy01<0:3> 중 1개, gy23<0:3>중 1개, gy456<0:7>중 1개, gy01_or신호가 각각 고전위로 되어 저전위로 디스차지된다. 이때 spb는 고전위로 디스에이블 된다.

따라서, 리페어동작을 수행하지 않게 되어 노말셀을 억세스하도록 한다.

그러나, 리페어시에는 해당 어드레스의 앤티퓨즈를 프로그래밍하게 된다. 예를 들어 ax9A_0, axb_0, gy01_0, gy23_0, gy456_0에 해당하는 앤티퓨즈를 프로그래밍했다고 가정하면 x-address 9, A, B 3개는 8M 블록중 1M 블록을 선택하는데 쓰인다. 그리고 y-address 0, 1, 2, 3, 4, 5, 6의 7개는 128개의 칼럼 디코더의 yi중 1개를 선택한다.

xpcg_np는 고전위, ref_norb는 저전위이고, 어드레스 신호인 ax9A<0:3>, axB<0:1> 중 각각 1개의 어드레스가 고전위로 인에이블 되나 해당 앤티퓨즈가 프로그래밍되어 있어 R<1>, R<5>가 저전위가 되어 NMOS트랜지스터(N18, N53)를 오프시킨다. 따라서, xf_com노드가 고전위상태로 계속 프리차지된다. 그리고, axd_np는 rasatv15_b0가 저전위펄스, gaxb<0:1>이 고전위로 인에이블될 때 저전위펄스로 전달 트랜지스터(T205)를 인에이블시키게 된다. 이때 nmr은 고전위에서 저전위로 디스에이블된다.

따라서, ypcg_np는 고전위상태 nmr은 저전위상태가 되고 어드레스 신호인 gy01<0:3>, gy23<0:3>, gy456<0:7>중 각각 1개씩 고전위로 인에이블되지만 앤티퓨즈가 프로그래밍이 되어있어 R<7>, R<11>, R<15>가 저전위가 되기 때문에 NMOS트랜지스터(N45, N76, N96)는 오프가 되어 yf_com노드가 디스차지되지 않고 고전위상태를 유지한다. 따라서, 이때 spb신호는 저전위가 되어 리던던시 칼럼이 인에이블된다.

상기한 바와 같이 본 발명은 레이저 방식에 의해 리페어를 수행한 반도체장치를 패키지 단계에서 번인 테스트등으로 약 5∼15% 정도 발생되는 불량을 패키지 단계에서 전기적인 방법에 의해 리페어할 수 있도록 앤티퓨즈 방식과 혼용함으로써 칩의 면적을 줄일수 있을 뿐만아니라 패키지 단계에서도 리페어를 수행할 수 있어 제품 수율을 크게 높일 수 있다는 이점이 있다.

도 1은 일반적인 리던던시 칼럼 어드레스 제어회로를 나타낸 회로도이다.

도 2는 종래의 레이저 방식에 의한 반도체장치의 리페어회로를 나타낸 회로구성도이다.

도 3은 본 발명에 의한 반도체장치의 리페어회로를 나타낸 회로구성도이다.

Claims (2)

1. 레이저 방식에 의한 제 1퓨징부와 어드레스입력부가 직렬로 연결되어 구성된 반도체장치의 리페어회로에 있어서,

   프로그래밍 신호에 의해 절연파괴를 일으켜 단락되는 앤티퓨즈의 프로그래밍 상태에 따라 스위칭되는 제 2퓨징부를 더 포함하여 구성되고,

   상기 제 2 퓨징부는 기판바이어스 전압을 접지전압으로 사용하는 트랜지스터를 포함하는 반도체 장치의 리페어회로.
2. 제 1항에 있어서, 상기 제 2퓨징부는

   NMOS트랜지스터로 기판바이어스 전압을 접지전압으로 사용한 것

   을 특징으로 하는 반도체장치의 리페어회로.