CN103366798B - 动态随机存取存储器及制造方法、半导体封装件及封装方法 - Google Patents

动态随机存取存储器及制造方法、半导体封装件及封装方法 Download PDF

Info

Publication number
CN103366798B
CN103366798B CN201310289419.9A CN201310289419A CN103366798B CN 103366798 B CN103366798 B CN 103366798B CN 201310289419 A CN201310289419 A CN 201310289419A CN 103366798 B CN103366798 B CN 103366798B
Authority
CN
China
Prior art keywords
pad
wafer
dynamic ram
docking
microbonding dish
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310289419.9A
Other languages
English (en)
Other versions
CN103366798A (zh
Inventor
赵立新
兰军强
章涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201310289419.9A priority Critical patent/CN103366798B/zh
Publication of CN103366798A publication Critical patent/CN103366798A/zh
Priority to US14/435,677 priority patent/US9287268B2/en
Priority to PCT/CN2014/080570 priority patent/WO2015003553A1/zh
Application granted granted Critical
Publication of CN103366798B publication Critical patent/CN103366798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种动态随机存取存储器及制造方法、半导体封装件及封装方法。动态随机存取存储器制造方法包括：提供存储器晶圆，存储器晶圆上有存储器裸片，存储器裸片上有顶层金属层，顶层金属层上有电源焊盘、信号焊盘和微焊盘，引出存储器裸片的内部总线与微焊盘电相连；对存储器晶圆进行修复；若存储器晶圆的良品率大于等于预定阈值，对微焊盘进行重新排布，形成对接焊盘，对接焊盘与微焊盘、电源焊盘电相连。半导体封装方法，包括：提供有动态随机存取存储器的第一晶圆；提供有逻辑芯片的第二晶圆；第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装。本发明不对DRAM结构做较大改动，而提高DRAM的数据带宽，同时保证较高的良品率。

Description

动态随机存取存储器及制造方法、半导体封装件及封装方法
技术领域
本发明涉及半导体领域，尤其涉及一种动态随机存取存储器及其制造方法、一种半导体封装件及其封装方法。
背景技术
动态随机访问存储器(DRAM，DynamicRandomAccessMemory)具有容量大、速度快、单元成本低等特点，因此用途极为广泛。经过长期发展，目前DRAM已经发展出多种产品，比如：在高性能应用中已经从第一代DDR进化到第5代的DDR5，在低功耗场合已经从LPDDR进化到LPDDR2。
如图1所示，目前主流的DRAM一般包括存储阵列10、控制逻辑电路20和接口转换逻辑电路30。存储阵列10包括大量存储单元，用于存储数据，在DRAM中占据最大的面积。存储阵列划分为多个大小和结构相同的bank，比如：图1所示的存储阵列包括8个bank，每个bank独有或数个bank之间共享数据总线和控制总线，这些总线和其它bank的总线之间相互独立。控制逻辑电路20包括：存储阵列控制、行地址锁存、列地址锁存以及位选择逻辑等电路，用于控制DRAM工作，处理DRAM协议，将DRAM接口上的读写请求转换为对各个bank的访问。接口转换逻辑电路30用于数据串并转换，将与bank连接、数据宽度较宽的数据总线转换为DRAM接口上数据宽度较窄的数据总线。这是因为DRAM需要使用窄的数据总线接口以降低在PCB板上走线难度，提高存储系统的可靠性。但接口逻辑的会带来较高的功耗。同时也正因为DRAM数据总线宽度较窄，限制了DRAM读取速度的进一步提升。
为了获得更宽的DRAM数据总线，本领域技术人员对DRAM的封装方法进行了改进，从最初的TSSOP（双列扁平封装）到BGA封装和堆叠封装，一种现有技术是使用超宽的DRAM数据总线，同时采用die-to-die封装方法（即：逐个对2块裸片做压接），这样可以极大地提高DRAM的数据带宽，同时减低工耗。但这种现有技术和目前主流DRAM并不兼容，需要在DRAM的结构和封装上做很大的改动，因此普及这种技术存在一定困难。
随之而来的，是另一种现有技术—Wafer-to-wafer封装。Wafer-to-wafer封装将两块大小一样的晶圆直接压合，两块晶圆上逻辑区域的大小和管脚排布需要完全一致，压合完成后两块晶圆上的所有逻辑区域即完成连接，切分开晶圆后，就得到连接好的单个芯片组。它同时完成两块晶圆上所有芯片的连接，不需要像die-to-die封装逐个对两块芯片做连接，因此成本更低。
但Wafer-to-wafer封装一直存在良品率低的问题，因为Wafer-to-wafer封装需要两块晶圆上对应的芯片均为良品，才能保证连接后的芯片组也是良品。一旦某一块晶圆上的次品率较高，将导致压接后的芯片组良品率急剧降低。比如：用DRAM晶圆和SoC晶圆做晶圆级封装，如果SoC晶圆的良率为98%，DRAM晶圆的良率为90%，则封装后芯片组的良率是0.98*0.9=88.2%。这个良率还是可以接受的，仅牺牲了少量合格的SoC芯片，和wafer-to-wafer封装带来的成本降低相比，还是值得的。但如果DRAM的良率只有60%，则最后的良率就只有58.8%，浪费了过多合格的SoC芯片，得不偿失。
在公开号为CN102543967A的中国专利申请中，披露了更多相关内容。
发明内容
本发明所要解决的技术问题是在不必对现有DRAM结构做较大改动的前提下，如何提高DRAM的数据带宽，同时保证较高的良品率。
为了解决上述问题，根据本发明的一个方面，提供了一种动态随机存取存储器制造方法，包括：
提供存储器晶圆，所述存储器晶圆上形成有存储器裸片，所述存储器裸片上形成有顶层金属层，所述顶层金属层上形成有电源焊盘、信号焊盘和微焊盘，引出所述存储器裸片的内部总线与所述微焊盘电相连；
对所述存储器晶圆进行修复；
修复后，若所述存储器晶圆的良品率大于等于预定阈值，则对所述微焊盘进行重新排布，形成对接焊盘，所述对接焊盘与所述微焊盘、所述电源焊盘电相连。
在一个实施例中，所述预设阈值为70%～90%。
在一个实施例中，所述存储器裸片包括多组内部总线，所述内部总线包括：数据总线和控制总线，所述内部总线与所述存储器裸片中的一组或多组存储阵列相对应。
在一个实施例中，所述内部总线的数据宽度大于等于64比特。
在一个实施例中，所述对接焊盘的面积大于所述微焊盘的面积。
在一个实施例中，所述对接焊盘的数量大于等于所述微焊盘和所述电源焊盘的数量之和。
在一个实施例中，每个微焊盘与至少一个对接焊盘相连。
在一个实施例中，每个电源焊盘与至少一个对接焊盘相连。
在一个实施例中，所述对所述微焊盘进行重新排布，形成对接焊盘包括：
在所述存储器晶圆上形成至少一层金属层；
在顶层的金属层上形成对接焊盘，所述对接焊盘的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应；
将所述对接焊盘与所述微焊盘、所述电源焊盘电相连。
在一个实施例中，还包括：关闭所述存储器裸片的物理接口逻辑、串并转换逻辑、模式寄存器、延迟锁相环中的一种或多种。
在一个实施例中，还包括：在所述存储器晶圆的划片槽中形成测试逻辑芯片，所述测试逻辑芯片与所述对接焊盘相连。
在一个实施例中，还包括：
若所述存储器晶圆的良品率小于预定阈值，则分割所述存储器晶圆，获得所述存储器裸片并封装。
根据本发明的另一个方面，还提供了一种动态随机存取存储器，所述动态随机存取存储器形成于存储器晶圆上，包括：
存储器裸片，所述存储器裸片包括多组存储阵列以及多组内部总线，所述内部总线与一组或多组存储阵列相对应；
位于所述存储器裸片之上的电源焊盘、信号焊盘、微焊盘；
位于所述电源焊盘、微焊盘之上的对接焊盘；
其中，所述对接焊盘与所述电源焊盘、微焊盘相连，所述内部总线与所述微焊盘相连。
在一个实施例中，所述存储器的良品率大于等于预定阈值。
在一个实施例中，所述预定阈值为70%～90%。
在一个实施例中，所述内部总线的数据宽度大于等于64比特。
在一个实施例中，所述对接焊盘的面积大于所述微焊盘的面积。
在一个实施例中，所述对接焊盘的数量大于等于所述微焊盘和所述电源焊盘的数量之和。
在一个实施例中，每个微焊盘与至少一个对接焊盘相连。
在一个实施例中，每个电源焊盘与至少一个对接焊盘相连。
在一个实施例中，所述对接焊盘的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应。
根据本发明的另一个方面，还提供了一种半导体封装方法，包括：
提供形成有动态随机存取存储器的第一晶圆，所述动态随机存取存储器使用上述任一种动态随机存取存储器制造方法形成；
提供形成有逻辑芯片的第二晶圆，所述逻辑芯片包括对接焊盘，所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘相适应；
所述第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装。
在一个实施例中，所述第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装包括：将所述第一晶圆上每个动态随机存取存储器的对接焊盘与所述第二晶圆上每个逻辑芯片对应的对接焊盘压接。
在一个实施例中，还包括：
在所述晶圆级封装之后，分割所述第一晶圆和第二晶圆，获得半导体互连件，所述半导体互连件包括所述动态随机存取存储器和逻辑芯片；
对所述半导体互连件进行封装，获得半导体封装件。
根据本发明的另一个方面，还提供了一种半导体封装件，包括：
上述任一种动态随机存取存储器；
逻辑芯片，所述逻辑芯片包括对接焊盘，所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘相适应；
所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘电相连。
与现有技术相比，本发明的技术方案具有以下优点：
本发明不对目前DRAM的结构做大的改动，仅仅是将DRAM内部bank级的超宽总线直接引至DRAM芯片表面，形成微焊盘。在存储器晶圆良品率合格时，通过对微焊盘进行重新排布以利于与SoC芯片的对接，使得SoC芯片能够通过超宽总线直接从存储阵列中读写数据，从而大幅提高了数据总线宽度，同时避免了高速串并转换带来的功率消耗。
可选方案中，由于本发明同时保留了原有DRAM的接口转换逻辑和焊盘，所以在整片DRAM晶圆良率较低的情况下，仍可切分DRAM晶圆，使各存储器裸片可以继续按传统的封装方法形成原有DRAM芯片，避免了合格SoC芯片的浪费。而且由于本发明的DRAM既可作为传统DRAM使用，亦可作为超宽总线DRAM使用，所以降低了从当前DRAM技术向新技术演进的风险和成本。
可选方案中，当DRAM工作于超宽总线模式下，则还可以关闭那些以备良品率不足而改用传统封装方法才会用到的逻辑电路，以进一步降低能耗。
附图说明
图1为一种现有技术的DRAM结构示意图；
图2为本发明的动态随机存取存储器制造方法第一实施例的流程示意图；
图3为本发明的动态随机存取存储器制造方法第二实施例存储器裸片的结构示意图；
图4为本发明的动态随机存取存储器制造方法第二实施例形成有存储器裸片的晶圆的正视图；
图5a、5b为本发明的动态随机存取存储器制造方法第二实施例重新排布前后的存储器裸片的俯视图；
图6为本发明的动态随机存取存储器制造方法第二实施例的结果示意图；
图7为本发明的半导体封装方法第一实施例的流程示意图；
图8、图9为图7所示第一实施例的各阶段结果示意图；
图10为图7所示第一实施例的结果示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
在附图中，为了更清楚，元件的形状被夸大，在各处相应的数字针对相应的元件。还将理解的是，当一层被提到是位于另一层或衬底上时，它可以是直接位于另一层或衬底上或者也可以存在中间层。
为了解决背景技术中的技术问题，本发明提供了一种动态随机存取存储器制造方法。
图2为本发明的动态随机存取存储器制造方法第一实施例的流程示意图。如图2所示，本实施例包括以下步骤：
执行步骤S110，提供存储器晶圆，存储器晶圆上形成有存储器裸片，存储器裸片上形成有顶层金属层，顶层金属层上形成有电源焊盘、信号焊盘和微焊盘，引出存储器裸片的内部总线与微焊盘电相连。
具体地，所述存储器裸片包括多组内部总线，所述内部总线包括：数据总线和控制总线。所述内部总线是与所述存储阵列相连、宽度较宽的数据总线和控制总线，其数据宽度可大于等于64比特。所述内部总线至少与一组存储阵列相连。为保证DRAM的可靠性或者提高复用率，所述内部总线可以与多组存储阵列连接。
本实施例对现有技术DRAM结构的改变在于在所述存储器裸片上形成一层或者多层金属层，在顶层的金属层中形成微焊盘，并且从所述存储器裸片的存储阵列中引出宽的内部总线与微焊盘电相连。
具体地，本实施例仍沿用现有DRAM封装中的电源焊盘和信号焊盘。所述电源焊盘用于为DRAM供电，所述信号焊盘用于通过传统的接口控制逻辑电路实现DRAM读取。本实施例额外形成的微焊盘将较宽的内部总线引出至DRAM表面。每个微焊盘至少与一根所述内部总线相连。为保证DRAM的可靠性或者提高复用率，所述微焊盘也可连接多根内部总线。
继续参考图2，执行步骤S120，对存储器晶圆进行修复。需要说明的是，本发明对修复晶圆的方法不作具体限定，现有技术中已有多种修复晶圆的方法，比如：激光切割（lasertrimming）等，皆可应用于本发明。通过修复，可进一步提高所述存储器晶圆的良品率。
继续参考图2，执行步骤S130，判断存储器晶圆的良品率是否大于等于预定阈值。具体地，若所述预设阈值较低，则最终形成的DRAM良品率也较低，在形成有SoC的晶圆良品率较高的情况下，会造成较多的浪费。若所述预设阈值较高，则使用本发明DRAM制造方法的要求较高，本方法的优势得以发挥的机会较少，因此，优选的预设阈值为70%～90%。
继续参考图2，如果存储器晶圆的良品率大于等于预定阈值，则执行步骤S140，对微焊盘进行重新排布，形成对接焊盘，对接焊盘与微焊盘、电源焊盘电相连。
具体地，发明人发现：微焊盘比较小，不利于DRAM晶圆和SoC晶圆的连接。而且设计人员还要考虑形成的微焊盘与SoC对接焊盘位置是否吻合，会进一步加大了DARM芯片的设计难度。本实施例通过对微焊盘进行重新排布，在微焊盘上形成对接焊盘，可以有效改善上述问题。
具体地，所述对微焊盘进行重新排布，形成对接焊盘包括：在所述存储器晶圆上形成一层或多层金属层；在最顶层的金属层上形成对接焊盘，所述对接焊盘的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应；将所述对接焊盘与所述微焊盘、所述电源焊盘电相连。
需要说明的是，由于本方法不再使用传统的接口转换逻辑电路实现DRAM读取，因此本方法后续的封装不再需要信号焊盘，所以，重新排布的对接焊盘并不需要与所述信号焊盘电相连。
为了方便DRAM晶圆与SoC晶圆的连接，所述对接焊盘的面积大于所述微焊盘的面积。
所述对接焊盘的数量至少等于所述微焊盘和所述电源焊盘的数量之和，为提高DRAM的可靠性，也可配置一定数量冗余的对接焊盘。具体地，每个微焊盘与至少一个对接焊盘相连，每个电源焊盘与至少一个对接焊盘相连。
继续参考图2，在步骤S140执行完毕后，还可选择性地执行步骤S150，关闭存储器裸片的物理接口逻辑、串并转换逻辑、模式寄存器、延迟锁相环中的一种或多种。所述物理接口逻辑、串并转换逻辑、模式寄存器、延迟锁相环为传统的通过接口转换逻辑电路读取DRAM所需的元器件，当DRAM工作于超宽总线模式下时，可以选择性地关闭这些元器件，以进一步降低能耗。
继续参考图2，还可选择性地执行步骤S160，在存储器晶圆的划片槽中形成测试逻辑芯片，测试逻辑芯片与对接焊盘相连，以便测试。
继续参考图2，如果存储器晶圆的良品率小于预定阈值，则执行步骤S170，分割存储器晶圆，获得存储器裸片并封装。由于本发明同时保留了原有DRAM的接口转换逻辑和信号焊盘，所以在存储器晶圆的良品率较低的情况下，仍可切分DRAM晶圆，按照原有封装方法进行封装，形成DRAM芯片。
本实施例不对目前DRAM的结构做较大改动，而增加了DRAM的数据总线宽度，使得DRAM既可作为超宽总线DRAM使用，也可在良率不够时作为传统DRAM使用，从而降低从当前DRAM技术向新技术演进的风险和成本，同时保证较理想的良品率，进一步降低制造成本。
继续提供本发明动态随机存取存储器制造方法的第二实施例如下。
图3为本实施例存储器裸片的结构示意图。如图3所示，本实施例的存储器裸片包括：存储阵列10、控制逻辑电路20、接口转换逻辑电路30、原有总线40和超宽总线40’。
所述存储阵列10包括：8个bank（bank0～bank7），用于存储数据。
所述控制逻辑电路20包括：行地址锁存、存储阵列控制电路、列地址锁存、位选择逻辑电路等，用于控制所述存储阵列，实现对所述bank中特定存储单元的读写操作。
所述接口转换逻辑电路30用于将从所述bank中读取出来的数据经过串并转换，从特定接口中传输出去。经过所述接口转换逻辑电路30的数据总线宽度将大大限缩。
所述原有总线40包括：原有地址总线和原有数据总线。如图3所示，所述原有地址总线宽度一般在15比特左右，所述原有数据总线宽度一般为4、8、16比特。在本实施例中，所述接口逻辑转换电路串并转换前的原有数据总线宽度为16比特，经所述接口逻辑转换电路串并转换之后的原有数据总线宽度缩窄为了4比特。经串并转换后的原有数据总线将最终连接到信号焊盘（图未示）上，以满足传统DRAM封装的需要。
所述超宽总线40’包括：超宽地址总线和超宽数据总线，用于实现本发明的超宽总线DRAM制造方法。如图3所示，所述超宽总线40’的宽度明显宽于所述原有总线40。具体地，所述超宽地址总线可分为多路（比如：2、4、8路等，本实施例中仅以1路示意），每一路宽度在32比特左右。所述超宽数据总线也可分为多路，每路宽度可为64、128、256比特，甚至更宽。本实施例中，所述超宽数据总线的宽度为128比特。所述超宽数据总线不经过所述接口转换逻辑电路30，而是连同所述超宽地址总线一起，直接与微焊盘（图未示）连接，以实现超宽总线的DRAM。
若无法满足存储器晶圆的良品率的要求而只能沿用传统的DRAM制造方法，则本实施例DRAM的工作过程如下：
首先，将需要进行读取/写入操作的存储单元地址经所述原有地址总线传输至所述存储阵列控制，所述存储阵列控制解析后形成行地址送至所述行地址锁存，同时形成列地址送至所述列地址锁存。然后，所述行地址锁存经所述原有地址总线选中所述存储阵列中某一bank的对应行。所述列地址锁存经所述位选择逻辑，选中所述对应行中的对应列的存储单元。对所述存储单元进行读取/写入操作。所述存储单元内的数据经较宽的原有数据总线（宽度16比特）传输至所述接口转换逻辑电路30进行串并转换，最后经较窄的原有数据总线（宽度4比特）传输至DRAM的对外接口（即：信号焊盘）。
若满足存储器晶圆良品率的要求可使用本发明的方法实现超宽数据总线的DRAM，则本实施例DRAM的具体工作过程如下：
首先，将需要进行读取/写入操作的存储单元的地址经所述超宽地址总线（宽度32比特）直接传输至所述行地址锁存和所述列地址锁存。所述行地址锁存经所述原有地址总线选中所述存储阵列中某一bank的对应行。所述列地址锁存经所述位选择逻辑，选中所述对应行中的对应列的存储单元。对所述存储单元进行读取/写入操作。所述存储单元内的数据直接经所述超宽数据总线（宽度128比特）传输至DRAM的对外接口（即：微焊盘）。
图4为本实施例形成有存储器裸片的晶圆的正视图。如图4所示，在所述晶圆的半导体衬底100中形成有所述存储器裸片的存储阵列10、控制逻辑电路20和接口转换逻辑电路30。在所述半导体衬底100上交叠形成有多层金属层200和多层介质层300。在所述半导体衬底100、金属层200和介质层300之间，形成有连接孔400，以实现器件间的电连接。在顶层的金属层200上形成有信号焊盘50、电源焊盘60以及微焊盘70。所述信号焊盘50经所述连接孔400与所述接口转换逻辑电路30电相连。所述微焊盘70经所述连接孔400与所述控制逻辑电路20电相连。
需要说明的是，本领域技术人员可以理解，所述原有总线40和所述超宽总线40’形成于所述连接孔400中（图未示）。所述信号焊盘50经所述原有总线40与所述接口转换逻辑电路30电相连。所述微焊盘70经所述超宽总线40’与所述控制逻辑电路20电相连。
请参考图2，接着对所述存储器晶圆进行修复。
本实施例中的存储器晶圆的良品率大于等于预定阈值，可以采用本发明方法制造超宽总线的DRAM。
请参考图2，对所述微焊盘进行重新排布，形成对接焊盘。
图5a、5b为本实施例重新排布前后的存储器裸片的俯视图。
图5a为重新排布前存储器裸片的俯视图。如图5a所示，在所述存储器裸片表面的不同位置形成有信号焊盘50、电源焊盘60和微焊盘70。所述微焊盘70的数量较多但面积较小。
图5b为重新排布后存储器裸片的俯视图。如图5b所示，重新排布后，在所述存储器裸片表面形成了对接焊盘80，同时覆盖了所述信号焊盘50、电源焊盘60和微焊盘70。所述对接焊盘70的面积明显大于所述微焊盘70。
图6为本实施例的结果示意图。如图6所示，在形成有信号焊盘50、电源焊盘60和微焊盘70的金属层200上形成有至少一层金属层200。在顶层的金属层200上形成对接焊盘80。所述对接焊盘80的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应。将所述对接焊盘80与所述微焊盘70、所述电源焊盘60电相连。
需要说明的是，在本实施例中，一个微焊盘70只与一个对接焊盘80相连，一个电源焊盘60也只与一个对接焊盘80相连。但本领域技术人员可以理解，为了提高连接可靠性，可将一个微焊盘70或者一个电源焊盘60与多个对接焊盘80相连，这样只要保证其中有一个为有效连接，即可维持DRAM的正常工作。
需要说明的是，在本实施例中详细说明了存储器晶圆的良品率大于等于预定阈值，可以制造超宽总线DRAM的情况。本领域技术人员可以理解，已有多种现有技术可以在存储器晶圆的良品率小于预定阈值的情况下，分割所述存储器晶圆，获得每个单独的存储器裸片，并独立封装，比如：BGA封装、TSSOP封装、CSP封装、COB封装等。本发明对此不作具体限定，在此不再赘述。
本领域技术人员还可以理解，已有多种现有技术可以关闭在超宽总线DRAM工作模式下不需要使用的元器件，比如：物理接口逻辑、串并转换逻辑、模式寄存器、延迟锁相环等。本发明对此不作具体限定，在此不再赘述。
本实施例保留了原有DRAM的接口转换逻辑和焊盘，为在DRAM晶圆良率不太理想的情况下切分DRAM晶圆使用传统封装提供了可能性，使得DRAM既可作为传统DRAM使用，亦可作为超宽总线DRAM使用，降低了从当前DRAM技术向新技术演进的风险和成本。
相应地，本发明还提供了一种动态随机存取存储器。请结合参考图3和图6，所述动态随机存取存储器的一实施例包括：存储器裸片、信号焊盘50、电源焊盘60、微焊盘70和对接焊盘80。
具体地，所述存储器裸片包括：存储阵列10、控制逻辑电路20、接口转换逻辑电路30以及多组内部总线。
所述内部总线包括：原有总线40和超宽总线40’。所述原有总线40包括：原有地址总线和原有数据总线。所述超宽总线40’包括：超宽地址总线和超宽数据总线。所述超宽总线40’的数据宽度大于所述原有总线40的数据宽度。具体地，所述超宽总线40’的数据宽度大于等于64比特。
所述控制逻辑电路20经所述原有总线40与所述接口转换逻辑电路30电相连，所述接口转换逻辑电路30经所述原有总线40与所述信号焊盘50电相连。所述控制逻辑电路20经所述超宽总线40’与所述微焊盘70电相连，经所述原有总线40与所述存储阵列10、所述电源焊盘60电相连。
所述信号焊盘50、电源焊盘60、微焊盘70位于所述存储器裸片上。
所述对接焊盘80位于所述信号焊盘50、电源焊盘60、微焊盘70上，并且与所述电源焊盘60、微焊盘70相连。
所述对接焊盘80的数量大于等于所述微焊盘70和所述电源焊盘60的数量之和。每个微焊盘70与至少一个对接焊盘80相连。每个电源焊盘60与至少一个对接焊盘80相连。为了提高可靠性，所述电源焊盘60和微焊盘70可以与多个对接焊盘80电相连。
为了便于与SoC芯片封装，所述对接焊盘80的面积大于所述微焊盘70的面积，并且所述对接焊盘80的数量和位置与所述SoC芯片的对接焊盘的数量和位置相适应。
需要说明的是，由于本实施例的动态随机存取存储器在形成前已经过存储器晶圆良品率的测试，只有良品率满足要求的存储器晶圆才能用于形成本实施例的存储器，所以能保证本实施例动态随机存取存储器的良品率在较高的水平，比如：70%～90%。
本发明还提供了一种半导体封装方法。图7为本发明的半导体封装方法第一实施例的流程示意图。如图7所示，本实施例包括以下步骤：
执行步骤S210，提供形成有动态随机存取存储器的第一晶圆。具体地，所述动态随机存取存储器为超宽总线的DRAM，其器件表面形成有与逻辑芯片的对接焊盘相适应的对接焊盘，其内部形成有从bank引出的超宽数据总线。所述动态随机存取存储器的制造方法可具体参考前文所述，此处不再赘述。
执行步骤S220，提供形成有逻辑芯片的第二晶圆，逻辑芯片包括对接焊盘，动态随机存取存储器的对接焊盘与逻辑芯片的对接焊盘相适应。
图8示出了本实施例中的第一晶圆和第二晶圆。如图8所示，在第一晶圆U10上形成有动态随机存取存储器U11，在所述动态随机存取存储器U11的表面形成有对接焊盘U12。在第二晶圆U20上形成有逻辑芯片U21，在所述逻辑芯片U21的表面形成有对接焊盘U22。所述动态随机存取存储器U11的对接焊盘U12的数量和位置与所述逻辑芯片U21的对接焊盘U22的数量和位置相适应。
继续参考图7，执行步骤S230，所述第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装。具体地，将所述第一晶圆上每个动态随机存取存储器的对接焊盘与所述第二晶圆上每个逻辑芯片对应的对接焊盘压接。
图9示出了本实施例中的第一晶圆和第二晶圆电实现晶圆级封装后的结果示意图。如图9所示，对接焊盘U12和对接焊盘U22压接，使得动态随机存取存储器U10和逻辑芯片U21实现电相连，使得第一晶圆U10和第二晶圆U20实现晶圆级封装。
继续参考图7，之后可选择性地执行步骤S240，分割第一晶圆和第二晶圆，获得包括动态随机存取存储器和逻辑芯片的半导体互连件。
需要说明的是，本领域技术人员可以理解，已有多种现有技术可以分割第一晶圆和第二晶圆，获得半导体互连件，比如：BGA封装、堆叠封装等。本发明对此不作具体限定，在此不再赘述。
继续参考图7，之后还可选择性地执行步骤S250，对半导体互连件进行封装，获得半导体封装件。
需要说明的是，本领域技术人员可以理解，已有多种现有技术可以对半导体互连件进行封装，获得半导体封装件，比如：BGA封装、堆叠封装等。本发明对此不作具体限定，在此不再赘述。
图10为本实施例的结果示意图。如图10所示，通过形成于逻辑芯片U21另一表面的焊盘U32与引脚U31焊接，然后进行整体塑封，形成所述半导体封装件。
本实施例中，由于使用的是超宽总线的DRAM，因此能明显提高所形成的半导体封装件的读取速度，同时可保证所述半导体封装件的良品率，从而进一步降低使用本发明封装方法的制造成本。
相应地，本发明还提供了一种半导体封装件。图10示出了本发明的半导体封装件一实施例的结构示意图。如图10所示，本实施例包括：动态随机存取存储器U11、逻辑芯片U21、以及引脚U31。
所述动态随机存取存储器U11包括：形成于其表面的对接焊盘U12。
所述逻辑芯片U21包括：形成于其表面的对接焊盘U22以及形成于其另一面的焊盘U32。
所述对接焊盘U12和U22在数量和面积上互相适应，所述动态随机存取存储器U11和逻辑芯片U21通过各自对接焊盘U12和U22的压接实现电连接。
所述焊盘U32与所述引脚U31焊接。所述半导体封装件可通过所述引脚U31装配于PCB板上。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (21)

1.一种动态随机存取存储器制造方法，其特征在于，包括：
提供存储器晶圆，所述存储器晶圆上形成有存储器裸片，所述存储器裸片上形成有顶层金属层，所述顶层金属层上形成有电源焊盘、信号焊盘和微焊盘，所述微焊盘的面积小于所述电源焊盘、信号焊盘的面积，引出所述存储器裸片的内部总线与所述微焊盘电相连；
对所述存储器晶圆进行修复；
修复后，若所述存储器晶圆的良品率大于等于预定阈值，则对所述微焊盘进行重新排布，形成对接焊盘，所述对接焊盘的面积大于所述微焊盘的面积，所述对接焊盘与所述微焊盘、所述电源焊盘电相连；
其中，所述对所述微焊盘进行重新排布，形成对接焊盘包括：
在所述存储器晶圆上形成至少一层金属层；
在顶层的金属层上形成对接焊盘，所述对接焊盘的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应；
将所述对接焊盘与所述微焊盘、所述电源焊盘电相连，不与所述信号焊盘电连接。
2.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，所述预设阈值为70％～90％。
3.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，所述存储器裸片包括多组内部总线，所述内部总线包括：数据总线和控制总线，所述内部总线与所述存储器裸片中的一组或多组存储阵列相对应。
4.根据权利要求3所述的动态随机存取存储器制造方法，其特征在于，所述内部总线的数据宽度大于等于64比特。
5.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，所述对接焊盘的数量大于等于所述微焊盘和所述电源焊盘的数量之和。
6.根据权利要求5所述的动态随机存取存储器制造方法，每个微焊盘与至少一个对接焊盘相连。
7.根据权利要求5所述的动态随机存取存储器制造方法，每个电源焊盘与至少一个对接焊盘相连。
8.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，还包括：关闭所述存储器裸片的物理接口逻辑、串并转换逻辑、模式寄存器、延迟锁相环中的一种或多种。
9.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，还包括：在所述存储器晶圆的划片槽中形成测试逻辑芯片，所述测试逻辑芯片与所述对接焊盘相连。
10.根据权利要求1所述的动态随机存取存储器制造方法，其特征在于，还包括：
若所述存储器晶圆的良品率小于预定阈值，则分割所述存储器晶圆，获得所述存储器裸片并封装。
11.一种动态随机存取存储器，所述动态随机存取存储器形成于存储器晶圆上，其特征在于，包括：
存储器裸片，所述存储器裸片包括多组存储阵列以及多组内部总线，所述内部总线与一组或多组存储阵列相对应；
位于所述存储器裸片之上的电源焊盘、信号焊盘、微焊盘，所述微焊盘的面积小于所述电源焊盘、信号焊盘的面积；
位于所述电源焊盘、微焊盘之上的对接焊盘，所述对接焊盘的面积大于所述微焊盘的面积；
其中，所述对接焊盘的数量和位置与逻辑芯片的对接焊盘的数量和位置相适应，所述对接焊盘与所述电源焊盘、微焊盘相连，不与所述信号焊盘电连接；所述内部总线与所述微焊盘相连。
12.根据权利要求11所述的动态随机存取存储器，其特征在于，所述存储器的良品率大于等于预定阈值。
13.根据权利要求12所述的动态随机存取存储器，其特征在于，所述预定阈值为70％～90％。
14.根据权利要求11所述的动态随机存取存储器，其特征在于，所述内部总线的数据宽度大于等于64比特。
15.根据权利要求11所述的动态随机存取存储器，其特征在于，所述对接焊盘的数量大于等于所述微焊盘和所述电源焊盘的数量之和。
16.根据权利要求15所述的动态随机存取存储器，其特征在于，每个微焊盘与至少一个对接焊盘相连。
17.根据权利要求15所述的动态随机存取存储器，其特征在于，每个电源焊盘与至少一个对接焊盘相连。
18.一种半导体封装方法，其特征在于，包括：
提供形成有动态随机存取存储器的第一晶圆，所述动态随机存取存储器使用如权利要求1～9所述的任一种动态随机存取存储器制造方法形成；
提供形成有逻辑芯片的第二晶圆，所述逻辑芯片包括对接焊盘，所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘相适应；
所述第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装。
19.根据权利要求18所述的半导体封装方法，其特征在于，所述第一晶圆和第二晶圆通过相适应的对接焊盘的电连接实现晶圆级封装包括：将所述第一晶圆上每个动态随机存取存储器的对接焊盘与所述第二晶圆上每个逻辑芯片对应的对接焊盘压接。
20.根据权利要求18所述的半导体封装方法，其特征在于，还包括：
在所述晶圆级封装之后，分割所述第一晶圆和第二晶圆，获得半导体互连件，所述半导体互连件包括所述动态随机存取存储器和逻辑芯片；
对所述半导体互连件进行封装，获得半导体封装件。
21.一种半导体封装件，其特征在于，包括：
如权利要求11～17所述任一种动态随机存取存储器；
逻辑芯片，所述逻辑芯片包括对接焊盘，所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘相适应；
所述动态随机存取存储器的对接焊盘与所述逻辑芯片的对接焊盘电相连。
CN201310289419.9A 2013-07-10 2013-07-10 动态随机存取存储器及制造方法、半导体封装件及封装方法 Active CN103366798B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310289419.9A CN103366798B (zh) 2013-07-10 2013-07-10 动态随机存取存储器及制造方法、半导体封装件及封装方法
US14/435,677 US9287268B2 (en) 2013-07-10 2014-06-24 Dynamic random access memory (DRAM) and production method, semiconductor packaging component and packaging method
PCT/CN2014/080570 WO2015003553A1 (zh) 2013-07-10 2014-06-24 动态随机存取存储器及制造方法、半导体封装件及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310289419.9A CN103366798B (zh) 2013-07-10 2013-07-10 动态随机存取存储器及制造方法、半导体封装件及封装方法

Publications (2)

Publication Number Publication Date
CN103366798A CN103366798A (zh) 2013-10-23
CN103366798B true CN103366798B (zh) 2016-02-17

Family

ID=49367973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310289419.9A Active CN103366798B (zh) 2013-07-10 2013-07-10 动态随机存取存储器及制造方法、半导体封装件及封装方法

Country Status (3)

Country Link
US (1) US9287268B2 (zh)
CN (1) CN103366798B (zh)
WO (1) WO2015003553A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103366798B (zh) * 2013-07-10 2016-02-17 格科微电子（上海）有限公司 动态随机存取存储器及制造方法、半导体封装件及封装方法
CN103985648B (zh) * 2014-05-23 2017-01-04 格科微电子（上海）有限公司 半导体的晶圆级封装方法和半导体封装件
KR20160056379A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
CN105826274A (zh) * 2015-01-09 2016-08-03 格科微电子（上海）有限公司 半导体封装方法、半导体封装件及动态随机存取存储器的制作方法
CN104851863B (zh) * 2015-04-17 2017-11-28 华为技术有限公司 一种集成电路、引线键合封装芯片及倒装封装芯片
CN104900272A (zh) * 2015-06-02 2015-09-09 格科微电子（上海）有限公司 动态随机存取存储器的测试方法、测试焊盘的设计方法、存储器晶圆
KR102398663B1 (ko) * 2015-07-09 2022-05-16 삼성전자주식회사 칩 패드, 재배선 테스트 패드 및 재배선 접속 패드를 포함하는 반도체 칩
US10289578B2 (en) 2015-09-01 2019-05-14 International Business Machines Corporation Per-DRAM and per-buffer addressability shadow registers and write-back functionality
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
KR20200015743A (ko) 2017-06-20 2020-02-12 선라이즈 메모리 코포레이션 3차원 nor 메모리 어레이 아키텍처 및 그의 제조 방법
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
CN110895630B (zh) * 2018-09-12 2022-06-07 长鑫存储技术有限公司 晶圆堆叠方法及装置、存储介质和电子设备
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
US10985134B2 (en) * 2018-11-09 2021-04-20 Nanya Technology Corporation Method and system of manufacturing stacked wafers
WO2020107447A1 (zh) * 2018-11-30 2020-06-04 北京比特大陆科技有限公司 芯片制造方法及芯片结构
CN113383415A (zh) 2019-01-30 2021-09-10 日升存储公司 使用晶片键合的具有嵌入式高带宽、高容量存储器的设备
US10727215B1 (en) 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
CN110047764B (zh) * 2019-04-01 2021-07-30 京微齐力(北京)科技有限公司 一种集成fpga芯片和人工智能芯片的系统级封装方法
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
WO2021173209A1 (en) * 2020-02-24 2021-09-02 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
JP2022014710A (ja) * 2020-07-07 2022-01-20 キオクシア株式会社 メモリシステム
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
CN114627908A (zh) * 2022-02-28 2022-06-14 西安紫光国芯半导体有限公司 基于3d-ic的存储架构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214630B1 (en) * 1999-12-22 2001-04-10 United Microelectronics Corp. Wafer level integrated circuit structure and method of manufacturing the same
US6233184B1 (en) * 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6399975B1 (en) * 2001-03-07 2002-06-04 Megic Corporation Wide bit memory using post passivation interconnection scheme
CN102640283A (zh) * 2009-12-29 2012-08-15 英特尔公司 具有嵌入式管芯的半导体封装及其制造方法
CN202905697U (zh) * 2012-09-25 2013-04-24 格科微电子（上海）有限公司 系统级封装结构
CN203325472U (zh) * 2013-07-10 2013-12-04 格科微电子（上海）有限公司 动态随机存取存储器及半导体封装件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872291A (en) * 1974-03-26 1975-03-18 Honeywell Inf Systems Field repairable memory subsystem
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5422850A (en) * 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
US5841784A (en) * 1996-04-02 1998-11-24 Stmicroelectronics, Inc. Testing and repair of embedded memory
KR100510995B1 (ko) 1999-01-09 2005-08-31 주식회사 하이닉스반도체 반도체장치의 리페어회로
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8455936B2 (en) * 2010-02-25 2013-06-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Configurable memory sheet and package assembly
KR101321170B1 (ko) 2010-12-21 2013-10-23 삼성전기주식회사 패키지 및 이의 제조 방법
CN103366798B (zh) 2013-07-10 2016-02-17 格科微电子（上海）有限公司 动态随机存取存储器及制造方法、半导体封装件及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233184B1 (en) * 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6214630B1 (en) * 1999-12-22 2001-04-10 United Microelectronics Corp. Wafer level integrated circuit structure and method of manufacturing the same
US6399975B1 (en) * 2001-03-07 2002-06-04 Megic Corporation Wide bit memory using post passivation interconnection scheme
CN102640283A (zh) * 2009-12-29 2012-08-15 英特尔公司 具有嵌入式管芯的半导体封装及其制造方法
CN202905697U (zh) * 2012-09-25 2013-04-24 格科微电子（上海）有限公司 系统级封装结构
CN203325472U (zh) * 2013-07-10 2013-12-04 格科微电子（上海）有限公司 动态随机存取存储器及半导体封装件

Also Published As

Publication number Publication date
WO2015003553A1 (zh) 2015-01-15
US9287268B2 (en) 2016-03-15
US20150263005A1 (en) 2015-09-17
CN103366798A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN103366798B (zh) 动态随机存取存储器及制造方法、半导体封装件及封装方法
US11227639B2 (en) Stacked DRAM device and method of manufacture
CN103985648A (zh) 半导体的晶圆级封装方法和半导体封装件
US8811055B2 (en) Semiconductor memory device
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
CN104575584B (zh) 具有嵌入式内存的系统级封装内存模块
US11854635B2 (en) Reclaimable semiconductor device package and associated systems and methods
CN105431939A (zh) 堆栈存储器
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US10360954B2 (en) Apparatuses and methods for chip identification in a memory package
CN108962301B (zh) 一种存储装置
US20110298011A1 (en) Semiconductor Memory Device And System Having Stacked Semiconductor Layers
CN102412239B (zh) 半导体器件及其制造方法
CN105826274A (zh) 半导体封装方法、半导体封装件及动态随机存取存储器的制作方法
CN111402945B (zh) 不具有单元阵列的集成电路芯片和裸片测试
CN203325472U (zh) 动态随机存取存储器及半导体封装件
CN102800644A (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
US20210104486A1 (en) Multi-access memory system and a method to manufacture the system
CN105632545A (zh) 一种3d内存芯片
US11164849B2 (en) Chip assembly and chip
CN215955274U (zh) 一种三维异质集成的可编程芯片结构和电子设备
WO2020000183A1 (zh) 半导体的晶圆级封装方法和半导体封装件
CN219393394U (zh) 基于双裸芯堆叠的dram模组封装结构
KR101965906B1 (ko) 반도체 장치
US20220304142A1 (en) Circuit board to reduce far end cross talk

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant