KR100780654B1 - 안티퓨즈 리페어회로 및 방법 - Google Patents

Abstract

본 발명은 포스트-패키지 리페어의 신뢰성을 향상시킬 수 있는 안티퓨즈 리페어회로 및 방법에 관한 것이다.

본 발명은 프리차아지수단과 구동수단사이에 연결된 안티퓨즈를 포함한 안티퓨즈 리페어회로에 있어서, 프로그램모드시 상기 안티퓨즈를 프로그램하기 위한 안티퓨즈회로와; 특별 테스트모드에서 모든 리던던시 셀에 대한 번인테스트를 수행하기 위한 퓨즈 어드레스신호를 발생하는 특별 번인 어드레스발생회로와; 상기 특별 번인 어드레스 발생회로로부터 발생된 퓨즈 어드레스신호를 입력하여 상기 번인 테스트를 수행하기 위한 신호를 발생하는 번인 테스트회로와; 상기 번인 테스트회로와 상기 안티퓨즈회로의 출력중 하나를 안티퓨즈로 제공하기 위한 선택수단을 구비한다.

안티퓨즈, 리페어, 번인테스트

Description

안티퓨즈 리페어회로 및 방법{Antifuse repair circuit and method}

도 1은 종래의 반도체 장치의 폴리퓨즈를 이용한 리페어회로의 구성도,

도 2은 종래의 반도체 장치의 안티퓨즈를 이용한 리페어회로의 구성도,

도 3는 본 발명의 실시예에 따른 안티퓨즈 리페어회로의 구성도,

도 4는 도 3의 안티퓨즈 리페어회로의 상세 구성도,

*도면의 주요부분에 대한 부호의 설명*

100 : 안티퓨즈 110 : PMOS 트랜지스터

120 : NMOS 트랜지스터 130 : 인터버

140 : 안티퓨즈회로 150 : 특별 번인 어드레스 발생회로

160 : 번인 테스트회로 170 : 선택수단

151 : 앤드 게이트 171 : 노아 게이트

본 발명은 반도체 장치의 패키지후 불량셀을 전기적으로 리페어하는 안티퓨 즈 리페어회로에 관한 것으로서, 보다 구체적으로는 패키지 레벨에서 리페어되지 않은 리던던시 셀에도 번인스트레스를 가하여 줌으로써 신뢰성 및 수율향상과 비용을 절감할 수 있는 안티퓨즈 리페어회로 및 방법에 관한 것이다.

도 1은 웨이퍼 레벨상에서 불량셀(bad)을 리페어하는 폴리퓨즈 리페어회로를 도시한 것이다. 종래의 폴리퓨즈 리페어회로는 전원전압단(Vdd)과 노드(N10)사이에 연결되어 프리차아지신호(PRECH)가 게이트에 인가되는 PMOS 트랜지스터(12)와, 상기 노드(N10)에 연결된 폴리퓨즈(11)와, 상기 폴리퓨즈(11)와 접지단(Vgnd)사이에 연결되어 어드레스신호(add_xy)가 게이트에 인가되는 NMOS 트랜지스터(13)와, 상기 노드(N10)의 전위를 반전시켜 리페어상태를 나타내는 신호(spb)를 발생하는 인버터(14)를 포함한다.

도면상에는 상기 노드(N10)에 하나의 폴리퓨즈(11)만이 연결된 것을 도시하였으나, 상기 노드(N10)에는 상기 폴리퓨즈(11)와 다수개의 폴리퓨즈가 병렬로 연결될 뿐만 아니라 상기 다수개의 폴리퓨즈에 각각 NMOS 트랜지스터가 각각 연결되어진다.

상기한 바와같은 종래의 폴리퓨즈 리페어회로는 프리차아지동작시에는 로우상태의 프리차아지신호(PRECH)에 의해 PMOS 트랜지스터(12)가 턴온되어 노드(N10)를 Vdd 의 하이상태로 프리차아지시켜준다. 프리차아지동작이 완료되면 상기 프리차아지신호(PRECH)는 하이상태로 천이된다.

노말동작시에는 상기 다수개의 폴리퓨즈에 연결된 NMOS 트랜지스터에 인가되는 어드레스신호중 선택된 어드레스신호만이 하이상태로 되고, 상기 선택된 어드레 스신호가 인가되는 NMOS 트랜지스터만이 턴온된다.

예를 들면, 어드레스신호(add_xy)가 하이상태로 되면 NMOS 트랜지스터(13)만이 턴온되고, 이에 따라 노드(N10)에 프리차아지된 전압(Vdd)은 상기 NMOS 트랜지스터(13)를 통해 방전된다. 따라서, 인버터(14)를 통해 하이상태의 신호(spb)를 출력하여 노말 셀에 해당하는 어드레스가 인가되었음을 나타내는 신호를 발생한다.

한편, 불량셀을 리던던시 셀로 대체하고자 하는 경우에는 레이저빔을 이용하여 불량셀의 어드레스에 해당하는 폴리퓨즈를 레이저를 이용하여 컷팅한다. 이때, 불량셀에 해당하는 어드레스, 예를 들면 하이상태의 어드레스(add-xy)가 인가되면 NMOS 트랜지스터(13)는 턴온되지만, NMOS 트랜지스터(13)가 연결된 폴리퓨즈(11)가 컷팅되어 있으므로, 노드(N10)의 프리차아지전압은 NMOS 트랜지스터(13)를 통해 방전되지 않는다. 따라서, 인터버(14)를 통해 로우상태의 불량셀에 해당하는 어드레스가 인가되었음을 나타내는 신호(spb)를 발생하고, 메모리소자는 불량셀 대신 리던던시 메모리셀로 대체하여 동작하게 된다.

상기한 바와같은 종래의 폴리퓨즈를 이용한 리페어방법은 번인 테스트전에 웨이퍼레벨상에서 불량셀을 리던던시 메모리셀로 대체한 다음 패키지하고, 이어서 번인 테스트를 수행하여 번인 스트레스를 가하여 주었다.

따라서, 상기한 폴리퓨즈를 이용한 리페어방법은 고가의 레이저장비가 필요하고, 리페어용 퓨즈박스를 다수개 확보하여야 하므로 많은 면적을 차지해야 하는 문제점이 있었다. 또한, 웨이퍼레벨상에서 리페어를 수행하므로, 패키지후에 발생되는 불량이나 번-인 테스트동안 발생된 불량 메모리셀에 대해서는 리페어가 불가 능한 문제점이 있었다.

이러한 폴리퓨즈 대신에 패키지 레벨상에서 전기적으로 프로그램 가능한 안티퓨즈소자가 제안되었다. 안티퓨즈소자는 유전체가 1쌍의 도전체로 된 전극사이에 삽입된 구조를 갖는다. 이러한 안티퓨즈소자는 초기의 프로그램되지 않은 상태에서는 절연상태를 유지하여 매우 높은 저항값을 가지며, 반면에 프로그램이후에는 도전상태로 되어 매우 낮은 저항값을 갖는다.

도 2는 종래의 안티퓨즈 리페어회로를 도시한 것이다. 도 2의 안티퓨즈 리페어회로는 폴리퓨즈 대신 안티퓨즈를 사용한 리페어회로로서, 안티퓨즈(21)를 프로그램하기 위한 안티퓨즈회로(30)를 구비한다.

종래의 안티퓨즈 리페어회로는 전원전압단(Vdd)과 노드(N20)사이에 연결되어 프리차아지신호(PRECH)가 게이트에 인가되는 PMOS 트랜지스터(22)와, 상기 노드(N20)에 연결된 폴리퓨즈(21)와, 상기 폴리퓨즈(21)와 접지단(Vgnd)사이에 연결되어 어드레스신호(add_xy)가 게이트에 인가되는 NMOS 트랜지스터(23)와, 상기 노드(N20)의 전위를 반전시켜 리페어상태를 나타내는 신호(spb)를 발생하는 인버터(24)를 포함한다.

상기 안티퓨즈회로(30)는 프로그램신호(PGM)가 액티브상태로 될 때 소정의 펄스신호(CLK)를 발생하는 오셀레이터(31)와, 프로그램신호(PGM)가 액티브상태로 될 때 상기 오실레이터(31)로부터 인가되는 펄스신호(CLK)에 의해 전압전압(Vdd)을 펌핑하여 프로그램전압인 고전압(Vpgm)을 발생하기 위한 고전압 발생기(32)와, 프로그램시 해당하는 안티퓨즈를 프로그램하기 위한 프로그램 어드레스(Add_pgm)를 발생하는 프로그램 어드레스 발생기(33)와, 상기 프로그램 어드레스 발생기(33)로부터 발생된 프로그램 어드레스(Add_pgm)와 상기 고전압 발생기(32)로부터 발생된 고전압(Vpgm)을 입력하여 상기 노드(N20)에 연결된 안티퓨즈(21)를 프로그램하기 위한 안티퓨즈 프로그램회로(34)를 포함한다.

도 2에는 도시되지 않았으나, 상기 노드(n20)에는 다수개의 안티퓨즈가 연결되어 있고, 상기 상기 안티퓨즈회로(30)는 상기 다수개의 안티퓨즈중 해당하는 하나의 안티퓨즈를 선택하기 위한 다수의 안티퓨즈 프로그램수단을 구비한다.

상기 안티퓨즈회로(30)는 상기 프로그램 어드레스 발생기(34)로부터 발생된 프로그램 어드레스(Add_pgm)에 의해 상기 복수개의 안티퓨즈 프로그램수단중 해당하는 하나의 안티퓨즈 프로그램수단이 선택되고, 선택된 안티퓨즈수단은 상기 고전압 발생기(32)로부터 인가되는 고전압의 프로그램전압(Vpgm)을 복수개의 안티퓨즈중 해당하는 하나의 퓨즈(21)에 인가한다.

상기한 바와같은 구성을 갖는 종래의 안티퓨즈 리페어회로의 동작을 살펴보면 다음과 같다.

프리차아지동작시에는 로우상태의 프리차아지신호(PRECH)에 의해 PMOS 트랜지스터(22)가 턴온되어 노드(N20)를 Vdd 의 하이상태로 프리차아지시켜준다. 프리차아지동작이 완료되면 상기 프리차아지신호(PRECH)는 하이상태로 천이된다.

노말동작시에는 상기 다수개의 안티퓨즈에 연결된 NMOS 트랜지스터에 인가되는 어드레스신호중 선택된 어드레스신호만이 하이상태로 되고, 상기 선택된 어드레스신호가 인가되는 NMOS 트랜지스터만이 턴온된다. 예를 들면, 어드레스신호(add_xy)가 하이상태로 되면 NMOS 트랜지스터(23)만이 턴온된다.

그러나, 안티퓨즈(21)는 절연상태를 유지하므로, 노드(N20)에 프리차아지된 전압(Vdd)은 상기 NMOS 트랜지스터(23)를 통해 방전되지 않아 인버터(24)를 통해 로우상태의 신호(spb)를 출력하여 노말 셀에 해당하는 어드레스가 인가되었음을 나타내는 신호를 발생한다.

한편, 불량셀을 리던던시 셀로 대체하고자 하는 경우에는 다수의 안티퓨즈중 불량셀에 대응하는 안티퓨즈, 예를 들면 안티퓨즈(21)에 상기 안티퓨즈회로(30)의 안티퓨즈 프로그램회로(34)로부터 고전압의 프로그램전압(Vpgm)이 인가되고, 이에 따라 상기 안티퓨즈(21)의 절연막이 파괴되어 안티퓨즈(21)는 도전상태로 된다.

따라서, 불량셀에 대한 어드레스, 즉 상기 안티퓨즈(21)에 대응하는 어드레스(add_xy)가 하이상태로 되면, NMOS 트랜지스터(23)는 턴온되어 노드(N20)에 프리차아지된 전압(Vdd)은 상기 NMOS 트랜지스터(23)를 통해 방전된다. 이에 따라 인터버(24)를 통해 하이상태의 불량셀에 해당하는 어드레스가 인가되었음을 나타내는 신호(spb)를 발생하고, 메모리소자는 불량셀 대신 리던던시 메모리셀로 대체하여 동작하게 된다.

상기한 바와같은 종래의 안티퓨즈를 이용한 리페어회로는 패키지후에 전기적 프로그램을 사용하여 불량셀을 리던던시 메모리셀로 대체하는 리페어방식이다. 상기한 안티퓨즈를 이용한 리페어방식은 패키지후 불량셀을 리던던시셀로 전기적인 프로그램방식을 이용하여 리페어하고, 번인모드에서 번인 스트레스를 인가하여 번인테스트를 수행하였다.

따라서, 패키지후에 발생하는 불량이나, 번인 스트레스시 발생되는 불량 메모리셀에 대해 리페어가 가능하므로 패키지후 번인스트레스에 의해 발생되는 불량에 의한 수율을 감소시킬 수 있었다.

그러나, 상기한 바와같은 리페어방식은 불량 메모리셀을 대체한 리던던시 셀에 대해서만 번인 스트레스를 가하였기 때문에 리페어가 되지 않은 리던던시 셀을 번인 모드시 번인 스트레스에 전혀 영향을 받지 않았다.

따라서, 패키지후 리페어되지 않은 리던던시 셀에 대한 불량발생시 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 프로그램전이라도 모든 리던던시 셀에 번인 스트레스를 인가하여 번인테스트를 수행함으로써, 신뢰성을 향상시킬 수 있는 안티퓨즈 리페어회로 및 방법을 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 프리차아지수단과 구동수단사이에 연결된 안티퓨즈를 포함한 안티퓨즈 리페어회로에 있어서, 프로그램모드시 상기 안티퓨즈를 프로그램하기 위한 안티퓨즈회로와; 특별 테스트모드에서 모든 리던던시 셀에 대한 번인테스트를 수행하기 위한 퓨즈 어드레스신호를 발생하는 특별 번 인 어드레스발생회로와; 상기 특별 번인 어드레스 발생회로로부터 발생된 퓨즈 어드레스신호를 입력하여 상기 번인 테스트를 수행하기 위한 신호를 발생하는 번인 테스트회로와; 상기 번인 테스트회로와 상기 안티퓨즈회로의 출력중 하나를 안티퓨즈로 제공하기 위한 선택수단을 구비하는 안티퓨즈 리페어회로를 제공하는 것을 특징으로 한다.

상기 특별 번인 어드레스 발생회로는 특별 테스트 모드신호와 퓨즈 어드레스를 입력하여 번인 테스트용 퓨즈 어드레스를 발생하는 앤드 게이트로 구성되고, 상기 선택수단은 상기 번인 테스트회로의 출력신호 및 안티퓨즈회로의 출력신호중 하나를 선택하여 안티퓨즈로 제공하기 위한 노아 게이트로 구성되는 것을 특징으로 한다.

또한, 본 발명은 안티퓨즈를 이용한 리페어방법에 있어서, 특별테스트모드의 번인 테스트모드시 안티퓨즈 어드레스를 발생하는 단계와; 상기 안티퓨즈 어드레스에 대응하는 번인 테스트신호를 안티퓨즈로 제공하는 단계와; 상기 번인 테스트신호를 상기 안티퓨즈로 제공하여 번인 테스트를 수행하는 단계와; 프로그램 모드시에 안티퓨즈 프로그램전압을 발생하는 단계와; 상기 안티퓨즈 프로그램전압에 의해 상기 안티퓨즈를 프로그램하는 단계를 구비하는 안티퓨즈 리페어방법을 제공하는 것을 특징으로 한다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 3는 본 발명의 실시예에 따른 안티퓨즈 리페어회로의 구성도를 도시한 것 이다. 도 3을 참조하면, 본 발명의 실시예에 따른 안티퓨즈 리페어회로는 전원전압(Vdd)과 노드(N30)사이에 연결되어 프리차아지신호(PRECH)가 게이트에 인가되는 PMOS 트랜지스터(110)로 구성된 프리차아지수단과, 상기 노드(N30)에 연결된 안티퓨즈(100)와, 상기 안티퓨즈(100)와 접지전압(Vgnd)사이에 연결되어 게이트에 어드레스신호(add_xy)가 인가되는 NMOS 트랜지스터(120)로 구성된 구동수단과, 상기 노드(N30)의 전위를 반전시켜 리페어상태를 나타내는 신호(spb)를 출력하는 인버터(130)로 구성된 출력수단을 구비한다.

또한, 본 발명의 실시예에 따른 안티퓨즈 리페어회로는 프로그램모드시 상기 안티퓨즈(100)를 프로그램하기 위한 안티퓨즈회로(140)와, 특별 테스트모드에서 모든 리던던시 셀에 대한 번인테스트를 수행하기 위한 안티퓨즈 어드레스신호를 발생하는 특별 번인 어드레스발생회로(150)와, 상기 특별 번인 어드레스 발생회로(150)로부터 발생된 안티퓨즈 어드레스신호를 입력하여 상기 번인 테스트를 수행하기 위한 신호를 발생하는 번인 테스트회로(160)와, 상기 번인 테스트회로(160)와 상기 안티퓨즈회로(140)의 출력중 하나를 안티퓨즈(100)로 제공하기 위한 선택수단(170)을 구비한다.

도 4는 도 3의 본 발명의 안티퓨즈 리페어회로의 상세 회로도를 도시한 것이다.

도 4를 참조하면, 상기 특별 번인 어드레스 발생회로(150)는 특별 테스트 모스신호(STM)와 안티퓨즈 어드레스신호(ADD_fuse)를 입력하여 번인 테스트용 퓨즈 어드레스를 발생하는 앤드 게이트(151)로 구성되어, 상기 특별 테스트 모드신호(STM)가 액티브 하이상태로 될 때 안티퓨즈 어드레스신호(ADD_fuse)를 번인 테스트용 안티퓨즈 어드레스로서 상기 번인 테스트회로(160)로 제공한다.

상기 선택수단(170)은 상기 번인 테스트회로(160)의 출력신호 및 안티퓨즈회로(140)의 출력신호중 하나를 선택하여 안티퓨즈(100)로 제공하기 위한 노아 게이트(171)로 구성된다.

상기한 바와같은 본 발명의 안티퓨즈 리페어회로의 동작을 설명하면 다음과 같다.

프리차아지 동작시에는 로우상태의 프리차아지신호(PRECH)가 PMOS 트랜지스터(110)의 게이트에 인가되어 노드(N30)를 Vdd의 하이상태로 프리차아지시켜 준다. 이때, 안티퓨즈(100)는 절연상태를 유지하므로, 노드(N30)의 전위는 NMOS 트랜지스터(120)를 통해 방전되지 않는다. 따라서, 인버터(140)를 통해 로우상태의 리페어가 되지 않았음을 나타내는 신호(spb)를 출력하므로, 노말 메모리셀에 대한 동작이 이루어진다.

한편, 프로그램 모드시에는 상기 안티퓨즈회로(140)는 인에이블되고 상기 특별 번인어드레스 발생회로(150)는 디스에이블된다. 따라서, 통상적인 방법으로 상기 안티퓨즈회로(140)로부터 선택수단(170)의 노아 게이트(171)를 통해 상기 안티퓨즈(100)를 프로그램하기 위한 신호가 인가되어 상기 안티퓨즈(100)를 프로그램시킨다.

따라서, 상기 안티퓨즈(100)가 프로그램된 경우에는 상기 안티퓨즈(100)가 도전상태로 되고, 불량셀에 대한 어드레스(add_xy)가 NMOS 트랜지스터(120)로 인가 되어 NMOS 트랜지스터(120)를 턴온시킨다. 따라서, 노드(N30)의 전위는 상기 NMOS 트랜지스터(120)를 통해 방전되고, 이에 따라 인버터(140)를 통해 불량셀이 리페어되었음을 나타내는 하이상태의 신호(spb)가 발생된다. 이로써, 불량셀에 대한 리던던시 셀에 대한 동작이 이루어진다.

한편, 상기 안티퓨즈(100)에 대한 프로그램전이라도 특별 테스트모드에서 번인모드로 되면, 상기 특별 번인 어드레스 발생회로(150)는 인에이블되고, 상기 안티퓨즈 회로(140)는 디스에이블된다.

특별테스트모드의 번인테스트시에는 상기 특별테스트모드신호(STM)가 하이상태로 되어 안티퓨즈 어드레스(ADD_fuse)가 상기 번인 테스트회로(160)로 제공된다. 따라서, 번인 테스트회로(160)는 상기 번인 테스트용 안티퓨즈 어드레스신호를 상기 선택수단(170)의 노아 게이트(171)를 통해 안티퓨즈(100)로 제공한다.

따라서, 프로그램전이라도 번인 테스트시 리페어되지 않은 리던던시 셀을 포함한 모든 리던던시셀에 번인 스트레스를 인가하여 번인 테스트를 수행함으로써 퓨즈 프로그램에 관계없이 노말셀처럼 스트레스를 인가한다.

그러므로, 리페어된 리던던시 셀 뿐만 아니라 리페어되지 않은 리던던시 셀에도 번인 스트레스를 가하여 번인 테스트를 수행함으로써 패키지후 한번의 번인 테스트동작으로 패키지후 발생되는 불량을 방지할 수 있다.

상기한 바와같은 본 발명의 안티퓨즈 리페어회로에 따르면, 패키지 레벨에서 프로그램되지 않은 리던던시 셀에 대해 번인 스트레스를 인가하여 테스트를 하여 줌으로써 종래의 포스트-패키지 리페어에서 발생되는 신뢰성문제를 해결할 수 있다.

또한, 패키지 레벨에서 리페어한 후 번인 테스트를 다시 할 필요가 없으므로 코스트를 절감할 수 있다. 그리고, 번인 모드에서 프로그램할 수 있으므로, 동일 챔버내에서 테스트 스루풋을 향상시킬 수 있을 뿐만 아니라 코스트를 절감할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

1. 프리차아지수단과 구동수단사이에 연결된 안티퓨즈를 포함한 안티퓨즈 리페어회로에 있어서,

   프로그램모드시 상기 안티퓨즈를 프로그램하기 위한 안티퓨즈회로와;

   상기 안티퓨즈의 프로그램 전에 리던던시 셀에 대한 번인테스트를 수행하게 하기 위한 특별 테스트모드에서 번인테스트를 수행하기 위한 안티퓨즈 어드레스신호를 발생하는 특별 번인 어드레스 발생회로와;

   상기 특별 번인 어드레스 발생회로로부터 발생된 안티퓨즈 어드레스신호를 입력하여 상기 번인 테스트를 수행하기 위한 신호를 발생하는 번인 테스트회로와;

   상기 번인 테스트회로와 상기 안티퓨즈회로의 출력중 하나를 안티퓨즈로 제공하기 위한 선택수단을 구비하는 것을 특징으로 하는 안티퓨즈 리페어회로.
2. 제 1 항에 있어서, 상기 특별 번인 어드레스 발생회로는 특별 테스트 모드신호와 안티퓨즈 어드레스를 입력하여 번인 테스트용 안티퓨즈 어드레스를 발생하는 앤드 게이트로 구성되는 것을 특징으로 하는 안티퓨즈 리페어회로.
3. 제 1 항에 있어서, 상기 선택수단은 상기 번인 테스트회로의 출력신호 및 안티퓨즈회로의 출력신호중 하나를 선택하여 안티퓨즈로 제공하기 위한 노아 게이트 로 구성되는 것을 특징으로 하는 안티퓨즈 리페어회로.
4. 안티퓨즈를 이용한 리페어방법에 있어서,

   상기 안티퓨즈의 프로그램 전에 리던던시 셀의 번인 테스트를 수행하기 위한 특별테스트모드의 번인 테스트모드시 안티퓨즈 어드레스를 발생하는 단계와;

   상기 안티퓨즈 어드레스에 대응하는 번인 테스트신호를 안티퓨즈로 제공하는 단계와;

   상기 번인 테스트신호를 상기 안티퓨즈로 제공하여 번인 테스트를 수행하는 단계와;

   프로그램 모드시에 안티퓨즈 프로그램전압을 발생하는 단계와;

   상기 안티퓨즈 프로그램전압에 의해 상기 안티퓨즈를 프로그램하는 단계를 구비하는 것을 특징으로 하는 안티퓨즈 리페어방법.

Images