KR20010082797A

KR20010082797A - 안티퓨즈 리페어 회로

Info

Publication number: KR20010082797A
Application number: KR1020000008122A
Authority: KR
Inventors: 오진근; 위재경; 이창혁; 김필중
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-02-21
Filing date: 2000-02-21
Publication date: 2001-08-31
Also published as: US20010017546A1; KR100328447B1; JP4824182B2; US6366118B2; JP2001283597A; TWI246598B

Abstract

본 발명에 따른 안티퓨즈 리페어 회로는 스페셜 테스트 모드를 이용하여 다수의 안티퓨즈의 어드레스를 효과적으로 디코딩하므로써 특정 안티퓨즈를 선택적으로 프로그램하여 결함셀을 잉여셀로 대체할 수 있다. 본 발명에 따른 안티퓨즈 리페어 회로는 어드레스 신호에 따라 안티퓨즈 박스를 선택하는 스페셜 테스트 모드 디코더, 상기 스페셜 테스트 모드 디코더의 출력신호 및 어드레스 신호에 따라 안티퓨즈 뱅크를 선택하는 뱅크 셀렉터, 상기 뱅크 셀렉터의 출력신호 및 어드레스 신호에 따라 특정 안티퓨즈를 선택하는 스페셜 어드레스 멀티플렉서, 상기 안티퓨즈 소자를 프로그램하기 위해 음전압을 공급하는 음전압발생기, 상기 안티퓨즈 소자의 프로그램 여부를 검출하기 위해 전원전압을 검출하여 다수의 제어신호를 발생하는 파워 업 디텍터, 상기 스페셜 테스트 모드 디코더, 스페셜 어드레스 멀티플렉서, 음전압발생기, 파워 업 디텍트의 신호에 따라 상기 안티퓨즈 소자를 프로그램하는 유닛 안티퓨즈 회로, 상기 유닛 안티퓨즈 회로의 출력신호 및 외부 제어신호에 따라 결함셀을 리페어하는 리페어 회로를 포함하여 구성된다.

Description

안티퓨즈 리페어 회로 {Antifuse repair circuit}

본 발명은 안티퓨즈를 이용한 리페어 회로에 관한 것으로, 특히 결함셀을 리페어하기 위한 스페셜 어드레스 멀티플렉서(Special Address MUX)를 포함하고 있는 안티퓨즈 리페어 회로에 관한 것이다.

종래 기술에서의 리페어는 웨이퍼 상태에서 레이저(Laser)로 폴리퓨즈(poly fuse)를 블로우잉하는 레이져 리페어 방식을 채택하고 있다. 패키지된 메모리 소자들은 번-인 스트레스(Burn-In Stress)를 가한 뒤 시행하는 최종 테스트를 거치게 되는데, 이 테스트에서 5-15%의 제품 불량이 발생하고 있으나, 패키지 한 상태이기 때문에 레이저 리페어가 불가능하다. 이러한 제품불량을 줄이기 위해 안티퓨즈를 이용한 리페어 기술이 개발되었다. 이러한 안티퓨즈를 구현하기 위해서는 안티퓨즈박스에 있는 안티퓨즈 1개마다 특정한 어드레스(Address)가 필요하다. 안티퓨즈는 한 개씩 프로그램 되기 때문에 특정한 어드레스를 구현하려면 많은 수의 어드레스를 디코딩하여야 한다.

그런데, 통상적으로 안티퓨즈 박스당 퓨즈는 22개이므로 퓨즈의 수가 매우 많아지고, 결과적으로 무수히 많은 어드레스 핀을 추가하여야 하므로 메모리 칩을 제작하는 데 문제점이 있다.

따라서 본 발명은 리페어용의 특정 안티퓨즈를 프로그램할 때, 안티퓨즈의 어드레스를 지정하기 위한 추가적인 어드레스 핀이 없이도 원하는 안티퓨즈의 어드레스를 디코딩(Decoding)하여 지정할 수 있는 안티퓨즈 리페어 회로를 제공하는 데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 안티퓨즈 리페어 회로는 어드레스 신호에 따라 안티퓨즈 박스를 선택하는 스페셜 테스트 모드 디코더, 상기 스페셜 테스트 모드 디코더의 출력신호 및 어드레스 신호에 따라 안티퓨즈 뱅크를 선택하는 뱅크 셀렉터, 상기 뱅크 셀렉터의 출력신호 및 어드레스 신호에 따라 특정 안티퓨즈를 선택하는 스페셜 어드레스 멀티플렉서, 상기 안티퓨즈 소자를 프로그램하기 위해 음전압을 공급하는 음전압발생기, 상기 안티퓨즈 소자의 프로그램 여부를 검출하기 위해 전원전압을 검출하여 제 1 및 제 3 제어신호를 발생하는 파워 업디텍터, 상기 스페셜 테스트 모드 디코더, 스페셜 어드레스 멀티플렉서, 음전압발생기, 파워 업 디텍트의 신호에 따라 상기 안티퓨즈 소자를 프로그램하는 유닛 안티퓨즈 회로, 상기 유닛 안티퓨즈 회로의 출력신호 및 외부 제어신호에 따라 결함셀을 리페어하기 위한 리페어 회로를 포함하여 구성된 것을 특징으로 한다.

도 1은 본 발명을 설명하기 위한 안티퓨즈 리페어 회로의 블록도.

도 2a는 도 1의 스페셜 테스트 모드 디코더의 내부 회로도.

도 2b은 도 2a의 디코더의 내부 회로도.

도 3은 도 1의 뱅크 셀렉터의 내부 회로도.

도 4는 도 1의 스페셜 어드레스 멀티플렉서의 내부 회로도.

도 5는 도 1의유닛 안티퓨즈 회로도.

도 6은 안티퓨즈를 사용한 리페어 퓨즈 회로도.

도 7a 및 도 7a는 안티퓨즈 프로그램 회로의 시뮬레이션 결과 파형도.

도 8은 안티퓨즈 프로그램 테스트 순서도.

<도면의 주요 부분에 대한 부호의 설명>

10: 스페셜 테스트 모드 디코더 11: 제어신호 생성부

12: 디코더 13: 제어부

20: 뱅크 셀렉터 21: 제어신호 생성부

22: 디코더 23: 반전부

30: 스페셜 어드레스 멀티플렉서 31: 제 1 디코더

32: 제 2 디코더 33: 제 3 디코더

34: 제 4 디코더 34: 출력부

40: 음전압 발생기 50: 유닛 안티퓨즈 회로

51: 프로그램부 52: 검출/래치부

60: 안티퓨즈를 사용한 리페어 퓨즈 회로

70: 파워 업 디텍터

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 안티퓨즈 리페어 회로의 블록도이다.

도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 안티퓨즈 회로는 안티퓨즈 소자를 프로그램하기 위한 음전압을 발생하는 음발생기(NEGATIVE VOLTAGE GENERATOR)(40)와 어드레스신호(A1 내지 A4)에 따라 특정 안티퓨즈 박스를 선택하는 신호를 출력하는 스페셜 테스트 모드 디코더(10)(이하 'STM 디코더'라 칭함), 상기 STM 디코더(10)의 출력신호 및 어드레스 신호(A12 및 A13)에 따라 특정 안티퓨즈 박스의 특정 뱅크를 선택하는데 사용되는 신호를 출력하는 뱅크 셀렉터(20), 상기 뱅크셀렉터(20)의 출력신호에 따라 어드레스신호(A0 내지 A6)를 디코딩하고 조합하여 특정 안티퓨즈를 선택하는 데 사용되는 신호를 출력하는 스페셜 어드레스 멀티플렉서(SPECIAL ADDRESS MUX)(이하 'SA 멀티플렉서'라 칭함)(30), 안티퓨즈 소자를 프로그램 하는 유닛 안티퓨즈 회로(UNIT ANTIFUSE)(50), 상기 유닛 안티퓨즈 회로(50)의 출력신호에 따라 결함셀을 리페어하는 리페어 회로(FUSE_Y_AF)(60), 전원전압을 검출하여 제 1 내지 제 3 제어신호(pwrup, pwrupb 및 pwr_d)를 생성하는 파워 업 디텍터(POWER UP DETECTOR)(70)로 구성된다.

도 2a는 도1의 STM 디코더(10)를 설명하기 위한 회로도이다.

도 7a 및 7b 의 파형도및 도 2b를 참조하여 하이상태인 제 2 및 제 3 어드레스(A2 및 A3)에 의해 세 번째 안티퓨즈 박스를 선택하는 회로의 동작을 예를 들어 설명한다.

상기 STM 디코더(10)는 제 1 내지 제 3 외부제어신호(/RAS, /CAS 및 /WE) 및 제 7 어드레스 반전신호(A7b)를 조합하여 인에이블신호를 생성하는 제어신호 생성부(11), 제 1 내지 제 4 어드레스 신호(A1 내지 A4)를 디코딩하는 디코더(12), 상기 디코더(12)의 출력신호 및 상기 인에이블신호(stmb)를 조합하여 특정 안티퓨즈 박스를 선택하는 신호(c4_af1, c5_af2, c6_af3 및 c11_af4)를 출력하는 제어부(13)로 구성된다.

상기 제어신호 인가부(11)는 제 1 내지 제 3 외부제어신호(/RAS, /CAS 및 /WE) 및 제 7 어드레스 반전신호(A7b)를 입력신호로 하는 제 1 NOR게이트(I101), 상기 NOR게이트(I101)의 출력신호를 반전 및 지연시켜 인에이블신호(stmb)를 생성하는 반전지연부로 구성된다. 반전 지연부는 직렬접속된 인버터(I101 내지 I106)와 인버터(I102) 및 인버터(I103)의 접속점과 접지간에 접속된 캐패시터(N101)와, 인버터(I103) 및 인버터(I104)의 접속점과 접지간에 접속된 캐패시터(N102)로 이루어 진다. 상기 제 1 내지 제 3 외부제어신호(/RAS, /CAS 및 /WE) 및 제 7 어드레스 반전신호(A7b)가 모두 로우상태일 경우 스페셜 테스트 모드로 진입한다. 상기 신호에 의해 제 1 NOR게이트(I101)의 출력은 하이상태가 되고 반전지연부에 의해 반전되어 로우상태의 인에이블 신호(stmb)가 생성된다.

상기 디코더(12)는 제 1 내지 제 4 어드레스 신호(A1 내지 A4)를 디코딩한다. 상기 디코더(12)의 출력신호중 제 4, 제 5, 제 6 및 제 11 출력신호(Da4, Da5, Da6 및 Da11)가 안티퓨즈 박스를 선택하는 데 사용된다.

상기 제어부(13)에서는 상기 디코더(12)의 제 4, 제 5, 제 6 및 제 11 출력신호(Da4, Da5, Da6 및 Da11)와 상기 인에이블 신호(stmb)를 제 2 내지 제 5 NOR게이트(I115 내지 I118)로 조합한다. 제 2 NOR 게이트(I115)의 출력은 인버터(I119 및 I120)에 의해 지연된다. 제 3 NOR 게이트(I116)의 출력은 인버터(I121 및 I122)에 의해 지연된다. 제 4 NOR 게이트(I117)의 출력은 인버터(I123 및 I124)에 의해 지연된다. 제 5 NOR 게이트(I118)의 출력은 인버터(I125 및 I126)에 의해 지연된다. 그 결과 특정 안티퓨즈 박스를 선택하는 출력신호(c4_af1, c5_af2, c6_af3 및 c11_af4)는 인버터(I120, I122, I124 및 I126)에서 각기 생성된다.

제 2 및 제 3 어드레스 신호(A2 및 A3)가 하이상태이므로 제 3 NAND게이트(I113)의 입력신호는 모두 하이상태가 되어 로우신호를 출력한다. 상기 제 3 NAND게이트(I113)의 출력신호 및 로우상태인 상기 인에이블 신호(stmb)를 제 4 NOR게이트(I117)로 조합한 신호는 인버터(I123 및 I124)에 의해 지연된다. 즉, 세 번째 안티퓨즈 박스를 선택하는 신호(c6_af3)는 하이상태로 출력된다. 나머지 첫 번째, 두 번째 및 네 번째 안티퓨즈 박스를 선택하는 출력신호(c4_af1, c5_af2및 c11_af4)는 로우상태로 출력된다.

도 3 은 뱅크 셀렉터(20)를 설명하기 위한 회로도이다. 뱅크 셀렉터(20)는 상기 STM 디코더(10)의 출력신호(c4_af1, c5_af2, c6_af3 및 c11_af4)를 조합하여 제 2 인에이블 신호(af_pgm)를 생성하고, 제 12 및 제 13 어드레스 신호(A12 및 A13)를 디코딩하여 특정 안티퓨즈 뱅크를 선택하는 신호(b0_af, b1_af, b2_af 및 b3_af)를 출력한다.

이하에서는 상기 뱅크 셀렉터(20)의 회로구성 및 도 7a 및 7b 의 파형도를 참조하여, 제 12 및 제 13 어드레스 신호(A12 및 A13)가 로우신호로 입력되어 첫 번째 안티퓨즈 뱅크를 선택하는 회로의 동작을 예를 들어 설명한다.

상기 뱅크셀렉터(20)는 상기 STM 디코더(10)의 출력신호를 조합하여 인에이블 신호(af_pgm)를 출력하는 제어신호 생성부(21), 상기 인에이블 신호(af_pgm)에 따라 제 12 및 제 13 어드레스 신호(A12 및 A13)를 디코딩하는 디코더(22), 상기 디코딩부(22)의 출력신호를 반전시켜 특정 안티퓨즈 뱅크를 선택하는 신호를 생성하는 반전부(23)를 포함하여 구성된다.

상기 제어신호 생성부(21)는 상기 STM 디코더(10)의 출력신호(c4_af1, c5_af2, c6_af3 및 c11_af4)를 입력신호로 하는 제 1 NOR게이트(I201)와 상기 제 1 NOR게이트(I201)를 출력신호를 반전시켜 인에이블신호(af_pgm)를 생성하는 제 1 인버터(I202)로 구성된다.

상기 디코더(22)는 상기 인에이블신호(af_pgm)에 따라 제 13 및 제 14 어드레스 신호(A12 및 A13)를 디코딩하여 출력한다. 상기 디코더(22)는 종래 디코더와는 다르게 어드레스 비반전 신호 및 반전신호를 래치하는 NOR래치(R1 및 R2) 및 상기 NOR래치(R1 및 R2)의 출력신호를 지연시키는 버퍼(I207 내지 I214)가 추가로 구성되었다. 또한 출력단의 NAND게이트(I215 내지 I218)는 상기 인에이블 신호(af_pgm)를 어드레스 비반전 신호 및 반전신호와 함께 조합하여, 인에이블 신호(af_pgm)에 따라 디코딩된 신호를 출력한다.

상기 반전부(23)는 상기 디코더(22)의 각각의 출력신호를 반전시켜 특정 안티퓨즈 뱅크를 선택하는 신호(b0_af, b1_af, b2_af 및 b3_af)를 생성한다.

제 12 및 제 13 어드레스 신호(A12 및 A13)가 로우상태로 입력되었을 경우, 상기 디코더(22)는 인에이블 신호에 따라 제 1 출력신호(Db0)를 로우신호로 출력한다. 상기 인에이블 신호(af_pgm)는 상기 스페셜 테스트 모드 디코더(10)의 출력신호에 의해 제어신호 생성부(21)에서 하이상태로 된다. 상기 제 1 출력신호(Db0)는 반전부(23)의 제 2 인버터(I219)에 의해 반전되어 첫 번째 안티퓨즈 뱅크를 선택하는 출력신호(b0_af)를 생성한다. 나머지 두 번째 내지 네 번째 안티퓨즈 뱅크를 선택하는 신호(b1_af, b2_af 및 b3_af)는 로우상태로 출력된다.

도 4 는 SA 멀티플렉서(30)를 설명하기 위한 내부 회로도이다. SA 멀티플렉서(30)는 상기 뱅크 셀렉터(20)의 선택된 출력신호(b0_af 내지 b3_af)와 제 1 내지 제 7 어드레스신호(A0 내지 A6)를 이용하여 안티퓨즈 박스내의 22개 안티퓨즈중 특정 1개를 선택한다.

이하에서는 상기 SA 멀티플렉서(30)의 회로구성 및 도 7a 및 7b 의 파형도를 참조하여 어드레스 신호 A3(ya<3>)에 의해 첫 번째 안티퓨즈를 선택하는 회로의 동작을 예를 들어 설명한다.

상기 SA 멀티플렉서(30)는 제 1 및 제 2 어드레스(A0 및 A1)를 디코딩하는 제 1 디코더(31), 제 3 및 제 4 어드레스(A2 및 A3)를 디코딩하는 제 2 디코더(32), 제 5 및 제 6 어드레스(A4 및 A5)를 디코딩하는 제 3 디코더(33), 제 7 어드레스(A6)를 디코딩하는 제 4 디코더(34) 및 상기 제 1 내지 제 4 디코더의 출력신호를 조합하여 특정 안티퓨즈를 선택하는 신호를 출력하는 출력부(35)를 포함하여 구성된다.

상기 제 1 내지 제 4 디코더(31 내지 34)는 레벨쉬프터(I309 내지 I314)를 포함하여 구성된다. 상기 레벨쉬프터(I309 내지 I314)는 입력단의 NAND게이트(I301 내지 I307)의 출력전압을 안티퓨즈 소자를 프로그램하는데 필요한 제 1 전압(Vext)으로 바꾸어 준다.

상기 출력부(35)의 제 1 내지 제 15 NOR게이트(I334 내지 I348)는 제 1 디코더(31)의 출력신호를 상위비트로, 제 2 디코더(32)의 출력신호를 하위비트로 디코딩하여 제 1 내지 제 15 안티퓨즈 소자를 선택하는 신호를 출력한다. 제 16 내지 제 22 NOR게이트(I349 내지 I355)는 제 3 디코더(33)의 출력신호를 상위비트로, 제 4 디코더(34)의 출력신호를 하위비트로 디코딩하여 제 16 내지 제 22 안티퓨즈 소자를 선택하는 신호를 출력한다.

제 1 내지 제 7 어드레스 신호(A0 내지 A6)중 제 4 어드레스 신호(A3)가 하이상태로 입력되었을 때 제 1 디코더(31)는 제 1 출력(Dc0)을 로우상태로 출력하고, 제 2 디코더(32)는 제 2 출력(Dd1)을 로우상태로 출력한다. 상기 출력신호가 입력되는 제 1 NOR게이트(I334)는 제 1 안티퓨즈 소자를 선택하는 하이신호를 출력한다. 나머지 제 2 내지 제 22 NOR게이트(I345 내지 I365)는 로우상태를 출력한다.

도 5 는 유닛 안티퓨즈 회로(50)를 설명하기 위한 내부 회로도이다. 이러한 회로 22개가 모여서 한 개의 안티 퓨즈 박스를 이룬다. 회로의 구성과 동작은 이하에서 설명한다.

상기 유닛 안티퓨즈 회로(50)는 안티퓨즈 소자를 프로그램하는 프로그램부(51)와 상기 안티퓨즈 소자의 프로그램 여부를 검출/래치하는 검출/래치부(52)로 구성된다.

첫 번째로 안티퓨즈 소자(F)를 프로그램 할 경우를 설명한다. 상기 STM 디코더(10) 및 SA 멀티플렉서(30)의 출력신호에 따라 안티퓨즈 소자(F)가 선택된다. 프로그램부(51)의 제 1 NAND게이트(I501)는 상기 STM 디코더(10) 및 SA 멀티플렉서(30)의 출력신호를 조합하여 제 1 PMOS트랜지스터(P1)를 턴온시킨다. 전원전압은 제 1 및 제 2 PMOS트랜지스터(P1 및 P2)에 의해 안티퓨즈 소자(F)의 제 1 단자에 인가된다. 프로그램시에는 N4V 단자에 음전압이 인가된다. 상기 음전압은 안티퓨즈 소자(F)의 제 2 단자에 인가된다. 따라서 안티퓨즈 소자(F)는 양단자간의 고전압차에 의해 프로그램된다.

두 번째로 검출 및 래치동작을 설명한다. 검출 및 래치 동작은 파워 안정화기간(파워의 오프/온 동작)에 이루어 진다. 전원전압이 일정전압으로 상승하는 동안 도 1의 파워 업 디텍터(70)는 제 1 입력신호(pwrup)를 로우상태, 제 2 입력신호(pwrupb)를 하이상태, 그리고 제 3 입력신호(pwr_d)는 로우상태로 출력하여 검출/래치부(52)로 인가한다. 상기 제 1 입력신호(pwrup)에 따라 제 2 내지 제 4 PMOS 트랜지스터(P2 내지 P4)가 턴온상태가 되어 제 1 내지 제 3 노드(A01 내지 A03)에 전원전압이 인가된다. 안티퓨즈 소자(F)가 프로그램되지 않았을 경우에는 제 2 노드(A02)의 전위가 그대로 유지되어 제 4 NMOS트랜지스터(N4)의 게이트에 인가된다. 제 2 입력신호(pwrupb)에 의해 턴온된 제 3 NMOS트랜지스터(N3) 및 상기 제 4 NMOS트랜지스터(N4)에 의해 제 3 노드(A3)의 전위는 로우상태가 되고, 하이상태의 출력신호를 래치하게 된다. 안티퓨즈 소자(F)가 프로그램 되었을 경우에는 제 2 노드(A02)의 전위가 안티퓨즈 소자(F) 및 제 2 NMOS트랜지스터(N2)를 통해 접지전압으로 떨어져 제 4 NMOS트랜지스터(N4)를 턴오프상태로 만든다. 이로인해 제 3 노드(A03)의 전위는 턴온상태인 제 4 PMOS트랜지스터(P4)에 의해 전원전압을 유지하고, 로우상태의 출력신호를 래치하게 된다.

N4V 단자와 접지전압 사이의 제 4 NMOS트랜지스터(N4)는 음전압 생성시 P-Well과 Drain 사이의 PN 순방향 패스{p-well(0V) TO drain(-4V)}를 차단하기 위해 같이 연결하였으며, n-well 가드링(Guardring(Vcc))을 형성하여 p-well과 P형 기판의 패스를 차단하였다.

도 6 은 상기 유닛 안티퓨즈회로(50)의 출력 및 외부 제어신호를 이용한 리페어 회로(60)이다. 본 회로는 레이져 퓨즈의 컷/논컷(cut/non_cut)대신 상기 도 5에 도시된 유닛 안티퓨즈회로(50)의 출력신호(R<1> 내지 R<22>)로 제어한다. 안티퓨즈가 프로그램되면 유닛 안티퓨즈회로(50)의 출력신호(R<1> 내지 R<22>)는 로우상태가 되고, 비프로그램시는 하이상태가 된다. 실제 리페어 시에는 22개의 안티퓨즈중 해당되는 5개가 깨지게 되어 5개의 유닛 안티퓨즈회로(50)의 출력신호는 '로우'로 래치되고 나머지 17개는 '하이'로 래치된다.

먼저 프리차지(PCG) 상태인 경우를 도 6을 참조하여 설명한다. 제 1 제어신호(xpcg_np)는 하이상태, 제 2 제어신호(ref_norb)는 리프래시모드(refresh mode)가 아니므로 로우상태, 제 3 제어신호(axd_np)는 하이상태이므로 NMOS트랜지스터(N304)는 턴오프되고 PMOS트랜지스터(P301 및 P303)에 의해 노드(xf_com)는 하이상태로 프리차지상태가 된다. 노말신호(nmr:normal mode reset)도 하이상태로 되어 있다. 제 6 제어신호(ycpg_np) 및 노말신호(nmr)는 하이상태, 제 7 제어신호(gy01<0> 내지 gy01<3>), 제 8 제어신호(gy23<0> 내지 gy23<3>) 및 제 9 제어신호(gy345<0> 내지 gy345<7>)는 로우상태이므로 노드(yf_com)는 로우상태로 프리차지상태가 된다. 제 10 제어신호(gy01_or)는 내부 혹은 외부 Y어드레스가 들어오면 하이펄스로 인에이블된다. 노드(yf_com)의 로우신호에 의해 NMOS트랜지스터(N353)은 턴오프가 되고 PMOS트랜지스터(P354)에 의해 출력신호(spb)가 하이상태로 디스에이블(disable) 된다.

두 번째로 노말 라이트/리드(액티브){normal read/write(active)} 동작을 설명한다. 제 4 제어신호(ax9A<0> 내지 ax9A<3>)중 한 어드레스가 하이상태, 제 5 제어신호(axb<0> 및 axb<1>)중 한 어드레스가 하이상태가 되어 8M 블럭 중 1M 유닛 블럭을 선택한다. 안티퓨즈신호(R<1> 내지 R<6>)가 하이상태이므로 NMOS트랜지스터(N305 내지 N310)는 턴온상태이고, NMOS트랜지스터(N327 내지 N330)중 하나와 NMOS트랜지스터(N331 및 N332)중 하나가 턴온되어 노드(xf_com)를 로우상태로 디스차지한다. 제 3 제어신호(axd_np)도 rasatv15_bo의 로우펄스, gaxb<0:1>의 하이펄스신호를 받아 로우펄스로 트랜스퍼 게이트(T1)를 턴온시킨다. 그 결과로 노말신호(nmr)는 하이상태를 유지한다. 노말신호(nmr), 제 7 제어신호(gy01<0> 내지 gy01<3>)중 하나, 제 8 제어신호(gy23<0> 내지 gy23<3>)중 하나, 제 9 제어신호(gy345<0> 내지 gy345<7>)중 하나 및 제 10 제어신호(gy01_or)가 하이상태가 되고 안티퓨즈출력신호(R<7> 내지 R<22>)는 하이신호에 의해 노드(yf_com)를 로우상태로 디스차지시킨다. 노드(yf_com)의 전압은 NMOS트랜지스터(N353)를 턴오프 시키고 PMOS트랜지스터(P354)가 턴온되어 출력신호(spb)는 하이상태로 디스에이블 된다.

세 번째로 리페어 모드시 동작을 설명한다. 리페어 시에는 해당 어드레스의 퓨즈를 레이저로 컷팅한다. 예를 들어 ax9A_0, axb_0, gy01_0, gy23_0 및 gy345_0을 컷팅하였다고 가정한다. 제 1 제어신호(xpcg_np)는 하이신호, 제 2 제어신호(ref_norb)는 로우신호이다. 제 4 제어신호(ax9A<0> 내지 ax9A<3>) 및 제 5 제어신호(axb<0> 및 axb<1>)중 각각 1개의 어드레스가 하이신호로 인에이블되나 해당 퓨즈가 레이저로 컷팅되어 있어 노드(xf_com)는 하이상태로 계속 프리차지된다. 제 3 제어신호(axd_np)는 rasatv15_bo가 로우펄스, gaxb<0:1>는 하이신호로 인에이블될 때 로우펄스로 트랜스퍼 게이트(T1)를 인에이블 시킨다. 그 결과로 노말신호(nmr)는 하이상태에서 로우상태로 인에이블 된다. 제 6 제어신호(ycpg_np)는 하이상태, 노말신호(nmr)는 로우상태가 되고, 어드레스 신호인 gy01<0> 내지 gy01<3>, gy23<0> 내지 gy23<3> 및 gy345<0> 내지 gy345<7>중 각각 1개씩 하이신호로 인에이블 되지만 레이저 퓨즈를 컷팅하여 노드(yf_com)가 디스차지되지 않고 하이상태를 유지한다. 상기 노드(yf_com)의 전압에 의해 NMOS트랜지스터(N140)이 온상태가 되어 출력신호(spb)가 로우상태로 되어 리던던트 컬럼(Redundant column)이 인에이블된다.

도 7a 및 도 7b는 안티퓨즈 프로그래밍 시뮬레이션 결과 파형도이다. 안티퓨즈를 프로그램 할 때는 먼저 스페셜 테스트 모드로 진입하여야 한다. 도 7a 및 7b에 도시된 바와 같이, 제어신호 /RAS, /CAS 및 /WE가 로우상태이고 어드레스 A7은 하이상태 일 때 STM 모드{8269|STM는 하이, 8270|STMB는 로우}로 진입한다. 어드레스(A2 및 A3)가 하이상태가 되면 안티퓨즈 박스를 선택하는 상기 STM 디코더(10)의 출력신호(C6_AF3)는 하이상태로 인에이블 된다.

어드레스(A12 및 A13)는 로우신호로 상기 뱅크셀렉터(20)의 출력신호(B0_AF)가 하이상태가 되어 첫 번째 뱅크를 선택한 상태가 도시되어 있다.

제 2 및 제 3 제어신호(pwrupb 및 pwr_d)는 파워 안정화 기간동안에 상기 파워 업 디턱터(70)가 전원전압을 센싱하여 생기는 출력신호이다. 상기 파워 안정화 기간동안에 상기 제어신호(pwrupb 및 pwr_d)를 이용하여 안티퓨즈의 프로그램 여부를 검출 및 래치하게 된다. 그 결과로, 프로그램된 안티퓨즈 소자의 출력전압(AF3_R<5>, AF3_R<5>, AF3_R<5> 및 AF3_R<5>)은 로우상태로 도시되고 있다.

STM 모드 진입 후 로우 액티브(Row Active) 동작모드로 셋팅되어 C6_AF3, B0_AF 및 어드레스 A3이 하이상태가 되어 첫 번째 뱅크의 세 번째 안티퓨즈 박스의 첫 번째 안티퓨즈를 프로그램하고 있는 상태를 도시하고 있다. AF3_R<5>, AF3_R<7>, AF3_R<11> 및 AF3_R<15>는 이미 프로그램 되어 로우상태를 래치한 상태에서 AF3_R<1>을 프로그램하고 있는 것을 도시하고 있다. 프로그램 되지 않은 안티퓨즈의 출력들은 하이상태로 래치되어 있다.

도 8은 안티퓨즈 리페어 프로그래밍 결과를 도시하고 있다.

첫 번째로, STM(Special Test Mode) 진입에 대한 설명이다. 레지스터 세트 상태(Mode Register set) 즉 RAS, CAS 및 WE는 로우상태이고 어드레스(A7)는 하이상태 일 때 STM 모드로 진입한다. 여기서 레지스트 세트 상태(MRS)란 SDRAM에서 Cas Latency(CL)와 Burst Length(BL)를 결정하는 것이다. Rasb, Casb 및 Web가 로우상태일 때의 어드레스 신호로 CL, BL을 결정한다. 스페셜 테스트 모드(STM) 진입으로 c4_af1, c5_af2, c6_af3 및 c11_af4 신호가 생성되어 뱅크셀렉터신호와 함께 16개중 1개의 안티퓨즈 박스를 선택한다.

두 번째로, 안티퓨즈를 프로그램하기 위한 초기화에 대한 설명이다. 로우 액티브 상태에서는 어드레스 A0 내지 A6을 모두 로우상태로 초기화한다(약2u sec).이는 안티퓨즈 프로그램전에 프로그램 전압을 발생하는 전압 발생기를 안정화 시키기 위함이다.

세 번째로, 안티퓨즈 어드레스에 의한 선택된 안티퓨즈 프로그램에 대한 설명이다. 로우 액티브 상태에서 어드레스 A0 내지 A6에 의해 선택된 안티퓨즈를 프로그램 한다. 상기 유닛 안티퓨즈 회로에서 안티퓨즈 소자(F) 양단에 Vext전압과 N4V단자에 음전압을 인가하여 프로그램한다(약 2sec). 프로그램 시간은 테스트를 통하여 알 수 있다.

네 번째로, 1개의 안티퓨즈를 프로그램한 후에 전압 발생기의 안정화를 위해 약 2초의 시간을 배정한다. 과정은 상기 두 번째 과정과 같다.

다섯 번째로, 두 번째 및 세 번째 과정을 4번 반복하여 선택된 1개의 안티퓨즈 박스의 안티퓨즈 22개중 5개를 차례로 프로그램 완료한다.

여섯 번째로, 모든 뱅크를 프리차지하고 스페셜 테스트 모드에서 빠져 나간다.다른 안티퓨즈 박스의 리페어는 위 첫 번째부터 다섯 번째를 반복한다.

일곱 번째로, 안티퓨즈가 프로그램이 완료된 후에 파워 오프/온을 통하여 리페어 어드레스를 파워 업과 함께 래치하여 결함셀을 미리 대체 해 두는 것이다.

종래의 발명에서는 웨이퍼상태에서 레이저로 폴리퓨즈를 블로우잉하여 리페어를 해왔고, 그 후에 메모리를 패키지 한 후에 발생하는 불량제품을 최소화하기 위해서 안티퓨즈를 사용하였다. 이러한 안티퓨즈를 구현하기 위해서는 각각의 안티퓨즈마다 특정한 어드레스가 필요하다. 안티퓨즈는 박스당 22개씩 있기 때문에 퓨즈박스를 곱하면 그 갯수는 더 많아져 결국은 어드레스 핀을 추가하여야 모두 디코딩이 가능해진다. 그래서 본 발명에서는 스페셜 어드레스 멀티플렉서를 구현하여 추가적인 어드레스핀이 필요없이 모든 안티퓨즈를 디코딩할수 있게끔 하였다. 결국, 본 발명으로 어드레스핀을 추가하지 않고 모든 안티퓨즈를 디코딩할 수 있으며 테스트를 할 수 있게 된다.

Claims

어드레스 신호에 따라 안티퓨즈 박스를 선택하는 스페셜 테스트 모드 디코더,

상기 스페셜 테스트 모드 디코더의 출력신호 및 어드레스 신호에 따라 안티퓨즈 뱅크를 선택하는 뱅크 셀렉터,

상기 뱅크 셀렉터의 출력신호 및 어드레스 신호에 따라 상기 뱅크 셀렉터에 의해 선택된 안티퓨즈 뱅크 내의 특정 안티퓨즈를 선택하는 스페셜 어드레스 멀티플렉서,

상기 안티퓨즈 소자를 프로그램하기 위해 음전압을 공급하는 음전압발생기,

상기 안티퓨즈 소자의 프로그램 여부를 검출하기 위해 전원전압을 검출하여 다수의 제어신호를 발생하는 파워 업 디텍터,

상기 스페셜 테스트 모드 디코더, 스페셜 어드레스 멀티플렉서, 음전압발생기, 파워 업 디텍트의 신호에 따라 상기 안티퓨즈 소자를 프로그램하는 유닛 안티퓨즈 회로,

상기 유닛 안티퓨즈 회로의 출력신호 및 외부 제어신호에 따라 잉여셀 인에이블 신호를 리페어하는 리페어 회로로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 1 항에 있어서,

상기 스페셜 테스트 모드 디코더는 외부 제어신호 및 특정 어드레스 신호를 조합하여 인에이블 신호를 생성하는 제어신호 생성부,

다수의 입력 어드레스를 디코딩하는 디코더,

상기 디코더의 출력신호 및 상기 인에이블신호를 조합하여 특정 안티퓨즈 박스를 선택하는 신호를 출력하는 제어부로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 2 항에 있어서,

상기 제어신호 생성부는 상기 외부 제어신호 및 특정 어드레스 신호를 조합하는 제 1 NOR게이트,

상기 제 1 NOR게이트의 출력신호를 반전 및 지연시켜주기 위한 지연회로로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 2 항에 있어서,

상기 제어부는 상기 인에이블 신호에 따라 상기 인에이블 신호 및 상기 디코더의 특정 출력신호를 각기 조합하여 특정 안티퓨즈를 선택하는 신호를 생성하는 다수의 NOR게이트 및,

상기 NOR 게이트의 각각의 출력신호를 각기 지연시키는 다수의 인버터로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 1 항에 있어서,

상기 뱅크셀렉터는 선택된 적어도 2개 이상의 어드레스 신호를 디코딩하는 디코더,

상기 스페셜 테스트 모드 디코더의 출력신호를 조합하여 인에이블 신호를 출력하는 제어신호 생성부 및,

상기 인에이블 신호 출력에 따라 상기 디코더의 출력신호를 반전시켜 특정뱅크를 선택을 위한 신호를 생성하기 위한 수단으로 구성된 것을 특징을 하는 안티퓨즈 리페어 회로.
제 5 항에 있어서,

상기 디코더는 상기 어드레스 신호 및 그 반전신호를 각기 래치하는 제 1 및 제 2 래치부,

상기 제 1 및 제 2 래치부의 출력신호를 지연시키는 수단 및,

상기 인에이블 신호에 따라 상기 래치부의 출력신호를 지연시키는 수단의 출력을 조합하기 위한 다수의 NAND 게이트와, 상기 다수의 NAND 게이트의 각각의 출력을 반전시키기 위한 인버터로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 5 항에 있어서,

상기 제어신호 생성부는 상기 스페셜 테스트 모드 디코더의 출력신호를 조합하는 제 1 NOR게이트 및,

상기 제 1 NOR게이트의 출력을 반전시켜 인에이블 신호를 생성하는 인버터로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 1 항에 있어서,

상기 스페셜 어드레스 멀티플렉서는 상기 뱅크셀렉터의 출력신호에 따라 제 1 및 제 2 어드레스 신호를 디코딩하는 제 1 디코더,

상기 뱅크셀렉터의 출력신호에 따라 제 3 및 제 4 어드레스 신호를 디코딩하는 제 2 디코더,

상기 뱅크셀렉터의 출력신호에 따라 제 5 및 제 6 어드레스 신호를 디코딩하는 제 3 디코더,

상기 뱅크셀렉터의 출력신호에 따라 제 7 어드레스 신호를 디코딩하는 제 4 디코더 및,

상기 제 1 내지 제 4 디코더의 출력을 조합하여 특정 안티퓨즈를 선택하는신호를 출력하는 출력부로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 8 항에 있어서,

상기 제 1 내지 4 디코더는 입력단의 NAND게이트의 출력신호를 보다 높은 제 1 전위로 바꿔주는 레벨쉬프터를 포함하여 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 8 항에 있어서,

상기 출력부는 상기 제 1 디코더의 출력신호를 상위비트 신호로, 상기 제 2 디코더의 출력신호를 하위비트 신호로 조합하여 안티퓨즈 소자를 선택하는 신호를 출력하는 다수의 NOR게이트 및,

상기 제 3 디코더의 출력신호를 하위비트 신호로, 상기 제 4 디코더의 출력신호를 상위비트 신호로 조합하여 특정 안티퓨즈 소자를 선택하는 신호를 출력하는 다수의 NOR게이트로 구성된 것을 특징으로 하는 안티퓨즈 리페어 회로.
제 1 항에 있어서,

상기 유닛 안티퓨즈 회로는 상기 안티퓨즈 소자를 선택하기 위해 스페셜 테스트 모드 디코더의 출력신호 및 스페셜 어드레스 멀티플렉서의 출력신호를 조합한 신호를 사용하는 것을 특징으로 하는 안티퓨즈 리페어 회로.