KR100376265B1 - 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 - Google Patents
모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 Download PDFInfo
- Publication number
- KR100376265B1 KR100376265B1 KR10-1999-0065005A KR19990065005A KR100376265B1 KR 100376265 B1 KR100376265 B1 KR 100376265B1 KR 19990065005 A KR19990065005 A KR 19990065005A KR 100376265 B1 KR100376265 B1 KR 100376265B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- voltage
- well
- power
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (32)
- MOS 트랜지스터로 이루어지며, 게이트에는 전원 전압, 소오스 및 드레인에는 음의 전압이 공급될 때 프로그램되는 다수의 안티퓨즈 소자와, 상기 안티퓨즈 소자의 프로그램 상태를 검출하여 래치하기 위한 래치부를 포함하는 안티퓨즈 회로;상기 안티퓨즈 소자를 선택하기 위한 어드레스 멀티플렉서;상기 음의 전압을 공급하기 위한 전압 발생기; 및상기 래치부의 출력에 따라 결함셀을 리던던시 셀로 대체하기 위한 리던던시 블록을 포함하는 것을 특징으로 하는 메모리 리페어 회로.
- 삭제
- 제 1 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 안에 소스 및 드레인이 형성된 NMOS로 구성된 것을 특징으로 하는 메모리 리페어 회로.
- 제 3 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 및 소스에 연결한 것을 특징으로 하는 메모리 리페어 회로.
- 제 1 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 내에 소스 및 드레인중 어느 하나만을 형성한 것을 특징으로 하는 메모리 리페어 회로.
- 제 5 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 및 소스에 연결한 것을 특징으로 하는 메모리 리페어 회로.
- 제 1 항에 있어서,상기 MOS 트랜지스터는 P형 기판의 N웰 내에 소스 및 드레인이 형성된 PMOS로 구성된 것을 특징으로 하는 메모리 리페어 회로.
- 제 7 항에 있어서,상기 PMOS의 N웰은 플로팅되는 것을 특징으로 하는 메모리 리페어 회로.
- 제 1 항에 있어서,상기 MOS 트랜지스터는 P형 기판의 N웰 내에 소스 또는 드레인중 어느 하나만을 형성하고, 게이트에는 전원 전압을, 소스 또는 드레인중 어느 하나에는 음의 전압이 각각 공급되도록 한 것을 특징으로 하는 메모리 리페어 회로.
- 파워가 0V에서 일정 전압 이상이 되면 전원 전압을 출력하는 파워 업 리셋 회로,프로그램 할 퓨즈를 선택하기 위한 신호를 출력하는 어드레스 멀티플렉서,프로그램 전압을 공급하는 전압 생성기,상기 파워 업 리세트 회로, 어드레스 멀티플렉서 및 전압 생성기의 출력에 따라 MOS 트랜지스터로 구성된 안티퓨즈 소자를 프로그램하고 상기 안티퓨즈 소자가 프로그램 되었는지를 센싱하기 위한 안티퓨즈 회로 및,상기 안티퓨즈 회로의 출력신호에 따라 결함 셀을 리던던시 셀로 대체하기 위한 리던던시 블록을 포함하여 구성된 것을 특징으로 하는 메모리 리페어 회로.
- 제 10 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 안에 소스 및 드레인이 형성된 NMOS로 구성하고 게이트 전극에 전원전압을, 소스와 드레인을 서로 연결하여 음의 전압이 인가 되도록 한 것을 특징으로 하는 메모리 리페어 회로.
- 제 11 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 및 소스에 연결한 것을 특징으로 하는 메모리 리페어 회로.
- 제 10 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 내에 소스 및 드레인중 어느 하나만을 형성한 MOS로 구성하고 게이트 전극에 전원 전압을, 상기 소스 또는 드레인에 음의 전압이 인가되도록 한 것을 특징으로 하는 메모리 리페어 회로.
- 제 13 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 및 소스에 연결한 것을 특징으로 하는 메모리 리페어 회로.
- 제 10 항에 있어서,상기 안티퓨즈 소자는 상기 안티퓨즈 소자의 한 전극에 음의 전압이 인가된 상태에서 상기 어드레스 멀티플렉서로부터의 출력신호, 상기 파워 업 리세트 회로의 제 1 및 제 2 제어 신호에 따라 상기 안티퓨즈 소자의 다른 전극에 인가되는 전원 전압을 온 또는 오프시키기 위한 바이어스 제어부와,상기 파워 업 리세트 회로의 제 1 제어 신호 및 제 3 제어 신호에 따라 상기 퓨즈의 프로그램 상태를 래치하기 위한 래치부를 포함하여 구성된 것을 특징으로 하는 메모리 리페어 회로.
- 제 15 항에 있어서,상기 바이어스 제어부는 상기 어드레스 멀티플렉서로부터의 출력신호 및 상기 파워 업 리셋 회로로부터의 제 1 제어신호를 논리 조합하는 NOR 게이트와,상기 NOR 게이트의 출력신호에 따라 전원 전압을 스위칭하기 위한 스위칭 소자와,상기 파워 업 리셋 회로로부터의 제 2 제어 신호에 따라 상기 스위칭 소자를 경유한 전원 전압을 접지로 패스시키기 위한 트랜지스터 소자와,상기 스위칭 소자와 상기 안티퓨즈 소자의 전원 전압 인가 단자 간에 접속되며 게이트 전극이 접지되는 트랜지스터 소자를 포함하여 구성되는 것을 특징으로하는 메모리 리페어 회로.
- 제 15 항에 있어서,상기 래치부는 상기 파워 업 리셋회로로부터의 제 3 제어 신호에 따라 전원 전압을 스위칭하기 위한 스위칭 소자와,상기 스위칭 소자와 제 1 노드간에 접속되며 상기 파워 업 리셌 회로로부터의 제 1 제어 신호에 따라 턴온되는 제 1 트랜지스터와,상기 제 1 노드와 접지 간에 접속되며 게이트 전극이 상기 안티퓨즈 소자의 전원 전압 인가 단자에 접속되는 제 2 트랜지스터와,상기 스위칭 소자와 제 2 트랜지스터의 접속점의 전위를 래치하기 위한 래치 회로를 포함하여 구성된 것을 특징으로 하는 메모리 소자의 리페어 회로.
- MOS 트랜지스터로 이루어지되, 게이트에는 고전압, 소오스 및 드레인에는 전원 전압보다 낮은 전압이 공급될 때 프로그램되는 다수의 안티퓨즈 소자;상기 안티퓨즈 소자의 프로그램 상태를 검출하여 래치하기 위한 래치부; 및상기 래치부의 출력에 따라 결함셀을 리던던시 셀로 대체하기 위한 리던던시시 블록을 포함하여 이루어진 것을 특징으로하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 안티퓨즈 소자를 선택하기 위한 어드레스 멀티플렉서와,상기 고전압을 공급하기 위한 전압생성기를 더 포함하여 이루어 진 것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 안에 소스 및 드레인이 형성된 NMOS로 구성한 것을 특징으로 하는 메모리 리페어 회로.
- 제 19 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 및 소스에 연결한것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 트리플 P웰 내에 소스 및 드레인중 어느 하나만을 형성하고, 게이트 전극에 고전압을, 상기 소스 또는 드레인에 전원 전압보다 낮은 전압이 인가되도록 한 것을 특징으로 하는 메모리 리페어 회로.
- 제 21 항에 있어서,상기 트리플 P웰을 플로팅 상태로 유지하거나 상기 드레인 또는 소스에 연결한 것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 P형 기판의 N웰 내에 소스 및 드레인이 형성된 PMOS로 구성한 것을 특징으로 하는 메모리 리페어 회로.
- 제 23 항에 있어서,상기 PMOS의 N웰은 플로팅되는 것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 P형 기판의 N웰 내에 소스 또는 드레인중 어느 하나만을 형성하고, 게이트에는 전원 전압을, 소스 또는 드레인중 어느 하나에는 음의 전압이 각각 공급되도록 한 것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 P웰 내에 소스 및 드레인이 형성된 NMOS로 구성한 것을 특징으로 하는 메모리 리페어 회로.
- 제 26 항에 있어서,상기 P웰은 플로팅되는 것을 특징으로 하는 메모리 리페어 회로.
- 제 18 항에 있어서,상기 MOS 트랜지스터는 P웰 내에 소스 및 드레인중 어느 하나를 형성하고, 게이트에 고전압을, 소스 또는 드레인에 전원 전압보다 낮은 전압을 각각인가 하는 것을 특징으로 하는 메모리 리페어 회로.
- 제 10 항에 있어서,상기 안티퓨즈 회로는 상기 안티퓨즈 소자의 게이트 전극에 고전압이 인가된 상태에서 상기 어드레스 멀티플렉서로부터의 출력신호, 상기 파워 업 리세트 회로의 제 1 및 제 4 제어 신호에 따라 상기 안티퓨즈 소자의 소스 및 드레인 전극에 인가되는 전원 전압보다 낮은 전압을 온 또는 오프시키기 위한 바이어스 제어부와,상기 파워 업 리세트 회로의 제 3 및 제 4 제어 신호에 따라 상기 퓨즈의 프로그램 상태를 래치하기 위한 래치부를 포함하여 구성된 것을 특징으로 하는 메모리 리페어 회로.
- 제 29 항에 있어서,상기 바이어스 제어부는 상기 제 4 제어 신호에 따라 전원 전압을 제 1 노드에 전달하기 위한 스위칭 소자와,상기 안티퓨즈 소자의 드레인 및 소스 단자 연결노드와 상기 제 1 노드간에접속되며 게이트 전극이 전원전압을 공급받는 제 1 트랜지스터와,상기 제 1 노드와 접지간에 접속되며 상기 어드레스 멀티플렉서의 출력 신호에 따라 온되는 제 2 트랜지스터와,상기 제 2 트랜지스터와 병렬접속되며 상기 파워 업 리세트 회로의 제 1 제어신호에 따라 온되되 온저항이 큰 제 3 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 메모리 리페어 회로.
- 제 29 항에 있어서,상기 래치부는 상기 제 3 제어 신호에 따라 전원 전압을 제 1 노드에 전달하기 위한 스위칭 소자와,상기 제 1 노드와 제 2 노드 간에 접속되며 상기 제 1 제어 신호에 따라 온되는 제 1 트랜지스터와,상기 제 2 노드와 접지간에 접속되며 상기 안티퓨즈 소자의 프로그램 상태에 따라 온되는 제 2 트랜지스터와,상기 제 1 노드의 전위를 래치하기 위한 래치회로를 포함하여 구성된 것을 특징으로 하는 메모리 리페어 회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0065005A KR100376265B1 (ko) | 1999-12-29 | 1999-12-29 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
US09/737,871 US6477094B2 (en) | 1999-12-29 | 2000-12-18 | Memory repair circuit using antifuse of MOS structure |
JP2000391292A JP4992149B2 (ja) | 1999-12-29 | 2000-12-22 | モス構造のアンチヒューズを利用したメモリリペア回路 |
TW090103027A TW480706B (en) | 1999-12-29 | 2001-02-12 | Memory repair circuit using antifuse of MOS structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0065005A KR100376265B1 (ko) | 1999-12-29 | 1999-12-29 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010065138A KR20010065138A (ko) | 2001-07-11 |
KR100376265B1 true KR100376265B1 (ko) | 2003-03-17 |
Family
ID=19632212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0065005A KR100376265B1 (ko) | 1999-12-29 | 1999-12-29 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6477094B2 (ko) |
JP (1) | JP4992149B2 (ko) |
KR (1) | KR100376265B1 (ko) |
TW (1) | TW480706B (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903991B2 (en) * | 1995-08-31 | 2005-06-07 | Micron Technology, Inc. | Circuit for programming antifuse bits |
KR100328447B1 (ko) * | 2000-02-21 | 2002-03-16 | 박종섭 | 안티퓨즈 리페어 회로 |
KR100685610B1 (ko) * | 2000-06-26 | 2007-02-22 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 장치 |
US6960819B2 (en) * | 2000-12-20 | 2005-11-01 | Broadcom Corporation | System and method for one-time programmed memory through direct-tunneling oxide breakdown |
US6628561B2 (en) * | 2001-08-30 | 2003-09-30 | Micron Technology, Inc. | Small anti-fuse circuit to facilitate parallel fuse blowing |
JP4125542B2 (ja) | 2002-05-20 | 2008-07-30 | エルピーダメモリ株式会社 | 半導体記憶装置およびその製造方法 |
KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
KR100470168B1 (ko) * | 2002-05-27 | 2005-02-07 | 주식회사 하이닉스반도체 | 안티퓨즈 회로 |
US6816427B2 (en) * | 2002-11-27 | 2004-11-09 | Novocell Semiconductor, Inc. | Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories |
US6775171B2 (en) * | 2002-11-27 | 2004-08-10 | Novocell Semiconductor, Inc. | Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories |
US6775197B2 (en) | 2002-11-27 | 2004-08-10 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry and related programming methods and embedded memories |
US7364508B2 (en) * | 2003-01-16 | 2008-04-29 | Wms Gaming, Inc. | Gaming machine environment having controlled audio and visual media presentation |
US6897543B1 (en) * | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
US7157782B1 (en) | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
JP2005310285A (ja) * | 2004-04-22 | 2005-11-04 | Toshiba Corp | 半導体集積回路装置 |
JP4772328B2 (ja) * | 2005-01-13 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4851755B2 (ja) * | 2005-09-07 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100728974B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 연결 제어 회로 |
JP5237116B2 (ja) * | 2006-01-27 | 2013-07-17 | キロパス テクノロジー インコーポレイテッド | 電気的にプログラム可能なヒューズ・ビット |
JP4946260B2 (ja) * | 2006-08-16 | 2012-06-06 | 富士通セミコンダクター株式会社 | アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置 |
JP5119626B2 (ja) * | 2006-08-18 | 2013-01-16 | 富士通セミコンダクター株式会社 | 電気ヒューズ回路 |
KR100845407B1 (ko) * | 2007-02-16 | 2008-07-10 | 매그나칩 반도체 유한회사 | 원-타임-프로그래머블 셀 및 이를 구비하는 otp 메모리 |
JP2009110582A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法 |
KR100904468B1 (ko) * | 2007-11-28 | 2009-06-24 | 주식회사 하이닉스반도체 | 안티퓨즈 리페어 전압 제어 회로 |
KR100937948B1 (ko) * | 2008-06-04 | 2010-01-21 | 주식회사 하이닉스반도체 | 파워 업 신호 생성회로와 생성 방법 |
US8208312B1 (en) * | 2009-09-22 | 2012-06-26 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry |
US8199590B1 (en) | 2009-09-25 | 2012-06-12 | Novocell Semiconductor, Inc. | Multiple time programmable non-volatile memory element |
KR101062775B1 (ko) * | 2009-12-28 | 2011-09-06 | 주식회사 하이닉스반도체 | 퓨즈 회로 및 그 제어 방법 |
US8618613B2 (en) | 2011-03-31 | 2013-12-31 | Intel Corporation | Methods of forming secured metal gate antifuse structures |
US8724364B2 (en) * | 2011-09-14 | 2014-05-13 | Semiconductor Components Industries, Llc | Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same |
KR102117958B1 (ko) | 2014-02-17 | 2020-06-02 | 삼성전자주식회사 | 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법 |
US9496270B2 (en) * | 2014-05-30 | 2016-11-15 | Qualcomm Incorporated | High density single-transistor antifuse memory cell |
KR102126551B1 (ko) * | 2014-08-07 | 2020-06-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 리페어 방법 |
TWI578325B (zh) * | 2015-08-18 | 2017-04-11 | 力旺電子股份有限公司 | 反熔絲型一次編程的記憶胞及其相關的陣列結構 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295594A (ja) * | 1993-04-09 | 1994-10-21 | Nippon Steel Corp | 半導体記憶装置 |
JPH0991992A (ja) * | 1995-09-22 | 1997-04-04 | Hitachi Ltd | 半導体記憶装置 |
US5677917A (en) * | 1996-04-29 | 1997-10-14 | Motorola, Inc. | Integrated circuit memory using fusible links in a scan chain |
US5793224A (en) * | 1996-06-18 | 1998-08-11 | Micron Technology, Inc. | Voltage generator for antifuse programming |
US5812477A (en) * | 1996-10-03 | 1998-09-22 | Micron Technology, Inc. | Antifuse detection circuit |
US5835425A (en) * | 1997-09-04 | 1998-11-10 | Siemens Aktiengesellschaft | Dimension programmable fusebanks and methods for making the same |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
JPH11102596A (ja) * | 1997-09-30 | 1999-04-13 | Nec Ic Microcomput Syst Ltd | 半導体記憶回路 |
JPH11328991A (ja) * | 1997-12-29 | 1999-11-30 | Hyundai Electronics Ind Co Ltd | メモリ素子用アンチヒューズ安定化装置 |
JP2000268596A (ja) * | 1999-03-12 | 2000-09-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650186B2 (ja) * | 1995-11-28 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置および比較回路 |
US5896041A (en) * | 1996-05-28 | 1999-04-20 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using internally generated programming voltage |
US5831923A (en) * | 1996-08-01 | 1998-11-03 | Micron Technology, Inc. | Antifuse detect circuit |
US5844298A (en) * | 1997-03-28 | 1998-12-01 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses |
JPH1131956A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | リセット信号発生回路 |
JPH1174771A (ja) * | 1997-09-01 | 1999-03-16 | Mitsubishi Electric Corp | パワーオンリセット回路 |
FR2770019B1 (fr) * | 1997-10-20 | 2000-01-28 | Sgs Thomson Microelectronics | Point memoire mos |
KR100321168B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 앤티퓨즈를갖는리던던시회로의리페어회로 |
JP2000200497A (ja) * | 1998-11-05 | 2000-07-18 | Nec Corp | ヒュ―ズ判定回路およびメモリの冗長設定回路 |
-
1999
- 1999-12-29 KR KR10-1999-0065005A patent/KR100376265B1/ko not_active IP Right Cessation
-
2000
- 2000-12-18 US US09/737,871 patent/US6477094B2/en not_active Expired - Lifetime
- 2000-12-22 JP JP2000391292A patent/JP4992149B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-12 TW TW090103027A patent/TW480706B/zh not_active IP Right Cessation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295594A (ja) * | 1993-04-09 | 1994-10-21 | Nippon Steel Corp | 半導体記憶装置 |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
JPH0991992A (ja) * | 1995-09-22 | 1997-04-04 | Hitachi Ltd | 半導体記憶装置 |
US5677917A (en) * | 1996-04-29 | 1997-10-14 | Motorola, Inc. | Integrated circuit memory using fusible links in a scan chain |
US5793224A (en) * | 1996-06-18 | 1998-08-11 | Micron Technology, Inc. | Voltage generator for antifuse programming |
US5812477A (en) * | 1996-10-03 | 1998-09-22 | Micron Technology, Inc. | Antifuse detection circuit |
US5835425A (en) * | 1997-09-04 | 1998-11-10 | Siemens Aktiengesellschaft | Dimension programmable fusebanks and methods for making the same |
JPH11102596A (ja) * | 1997-09-30 | 1999-04-13 | Nec Ic Microcomput Syst Ltd | 半導体記憶回路 |
JPH11328991A (ja) * | 1997-12-29 | 1999-11-30 | Hyundai Electronics Ind Co Ltd | メモリ素子用アンチヒューズ安定化装置 |
JP2000268596A (ja) * | 1999-03-12 | 2000-09-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001210094A (ja) | 2001-08-03 |
KR20010065138A (ko) | 2001-07-11 |
US6477094B2 (en) | 2002-11-05 |
TW480706B (en) | 2002-03-21 |
JP4992149B2 (ja) | 2012-08-08 |
US20010022746A1 (en) | 2001-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100376265B1 (ko) | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 | |
US6469923B1 (en) | Semiconductor device with programming capacitance element | |
US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
US6741117B2 (en) | Antifuse circuit | |
US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
US6016264A (en) | Antifuse programming and detecting circuit | |
JP2000011684A (ja) | 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置 | |
US4794568A (en) | Redundancy circuit for use in a semiconductor memory device | |
KR100506978B1 (ko) | 휘발성 반도체 메모리의 제조공정에서 제조된 불휘발성메모리 셀 트랜지스터를 퓨즈소자로서 갖는 반도체 집적회로장치 | |
US11785766B2 (en) | E-fuse | |
KR100616215B1 (ko) | 안티퓨즈를 이용한 리페어 회로 | |
JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
KR100327506B1 (ko) | 반도체 기억장치 | |
US4464736A (en) | In-package E2 PROM redundancy | |
US6178125B1 (en) | Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
KR100562979B1 (ko) | 리페어 어드레스 프로그램 방법 및 장치 | |
KR940006921B1 (ko) | 반도체 메모리장치의 불량 메모리셀 재대치 회로 | |
KR100671598B1 (ko) | 워드라인 풀업 및 풀다운 회로 | |
KR100526454B1 (ko) | 앤티퓨즈의 프로그래밍장치를 갖는 리페어회로 | |
KR20030028595A (ko) | 반도체 기억 소자의 리페어 회로 | |
KR20060039484A (ko) | 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로 | |
KR20060000882A (ko) | 패키지 레벨에서 효율적으로 결함을 리페어할 수 있는반도체 메모리 장치 | |
KR20000016235A (ko) | 내부 발생 프로그래밍 전압을 이용해서 안티-퓨즈를프로그래밍하기 위한 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |