JP4851755B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4851755B2
JP4851755B2 JP2005259098A JP2005259098A JP4851755B2 JP 4851755 B2 JP4851755 B2 JP 4851755B2 JP 2005259098 A JP2005259098 A JP 2005259098A JP 2005259098 A JP2005259098 A JP 2005259098A JP 4851755 B2 JP4851755 B2 JP 4851755B2
Authority
JP
Japan
Prior art keywords
fuses
gate
semiconductor device
input terminals
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005259098A
Other languages
English (en)
Other versions
JP2007073735A (ja
Inventor
宏明 大窪
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005259098A priority Critical patent/JP4851755B2/ja
Priority to US11/510,639 priority patent/US8217709B2/en
Priority to CN200610128155.9A priority patent/CN100470805C/zh
Publication of JP2007073735A publication Critical patent/JP2007073735A/ja
Application granted granted Critical
Publication of JP4851755B2 publication Critical patent/JP4851755B2/ja
Priority to US13/529,421 priority patent/US8339182B2/en
Priority to US13/707,150 priority patent/US8461907B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fuses (AREA)

Description

本発明は、半導体装置に関する。
従来の半導体装置としては、例えば特許文献１〜３に記載されたものがある。これらの半導体装置には、ヒューズが設けられている。かかる半導体装置においては、ヒューズの切断により、当該半導体装置で使用する抵抗値を調整すること、および不良素子を無効化して正常素子に切り換えたりすること等の処理を行うことができる。不良素子を正常素子に置き換える手法は、例えば、半導体記憶装置のリダンダンシィ（redundancy）に用いられる。
ヒューズの切断方式には、レーザを照射することによる方式や電流を流すことによる方式等がある。前者は特許文献１に、後者は特許文献２，３にそれぞれ開示されている。
図７は、特許文献１に記載の半導体装置を示す回路図である。同図には、ヒューズの切断状態に依存した２値信号を出力する信号出力部１００、および切り換えの対象となる内部回路１１０が示されている。信号出力部１００には、３個のヒューズ１０１，１０２，１０３が設けられており、これらのうち少なくとも１つが切断されていればＮＡＮＤゲート１０７からＨ（ハイ）レベルの信号が出力されるように構成されている。すなわち、各ヒューズ１０１，１０２，１０３は、一端が電源端子１０８に接続されるとともに、他端がＮＡＮＤゲート１０７の入力端子に接続されている。また、ヒューズ１０１，１０２，１０３の他端は、それぞれプルダウン抵抗１０４，１０５，１０６を介して接地されている。
内部回路１１０においては、ＮＡＮＤ１０７の出力が、インバータ１１１を通じてトランスファゲート１１２，１１３に与えられる。これにより、ＮＡＮＤ１０７の出力に応じて、２本のアドレスバス１１４，１１５が相互に切り換えられる。
特開平１１−２９７８３７号公報 特開２００５−３９２２０号公報 特開２００５−５７１８６号公報
図７の回路によれば、３個のヒューズ１０１，１０２，１０３のうち１個でも切断されていれば、ヒューズを切断することによる所望の結果（例えば不良素子の正常素子への切換）が得られることになる。このため、各ヒューズ１０１，１０２，１０３の切断不良が信号出力部１００の出力に影響を及ぼす確率が低減される。すなわち、ヒューズの切断確率が実質的に向上している。
しかしながら、経時的な変化によって、一旦切断されたヒューズが再接続されてしまうことがある。したがって、かかる経時変化の影響が信号出力部の出力に及ぶ確率を低減することも、信頼性の高い半導体装置を得る上で肝要である。
本発明による半導体装置は、半導体基板の上部に設けられたｍ個（ｍ≧２）のヒューズと、上記ｍ個のヒューズの切断状態に依存した２値信号を出力する出力端子とを含む信号出力部と、上記信号出力部に含まれる上記ｍ個のヒューズのうちｎ個（ｍ≧ｎ≧２）以上が切断されているか否かを判定し、その判定結果を出力する判定部と、を備えることを特徴とする。
この半導体装置においては、判定部が設けられている。そして、この判定部によって、ｎ個以上のヒューズが切断されているか否かが判定される。ここで、経時変化による再接続が発生する確率をヒューズ１個あたりｐ（０<ｐ<１）とすれば、ｎ個のヒューズ全てで再接続が発生する確率はｐｎとなる。したがって、判定部の判定結果が否である場合（すなわち切断されているヒューズがｎ個未満である場合）には、切断処理を再度実行するなどして、ｎ個以上のヒューズを確実に切断しておくことにより、経時変化の影響が信号出力部の出力に及ぶ確率を低減させることができる。すなわち、ヒューズの経時変化率が実質的に低減する。
また、本発明による半導体装置は、半導体基板の上部に設けられたｍ個（ｍ≧２）のアンチヒューズと、上記ｍ個のアンチヒューズの接続状態に依存した２値信号を出力する出力端子とを含む信号出力部と、上記信号出力部に含まれる上記ｍ個のアンチヒューズのうちｎ個（ｍ≧ｎ≧２）以上が接続されているか否かを判定し、その判定結果を出力する判定部と、を備えることを特徴としてもよい。
アンチヒューズについてもヒューズと同様に、経時的な変化によって、一旦接続されたアンチヒューズが再切断されてしまうことがある。この点、この半導体装置においては、判定部が設けられている。そして、この判定部によって、ｎ個以上のアンチヒューズが接続されているか否かが判定される。ここで、経時変化による再切断が発生する確率をアンチヒューズ１個あたりｑ（０<ｑ<１）とすれば、ｎ個のアンチヒューズ全てで再切断が発生する確率はｑｎとなる。したがって、判定部の判定結果が否である場合（すなわち接続されているアンチヒューズがｎ個未満である場合）には、接続処理を再度実行するなどして、ｎ個以上のアンチヒューズを確実に接続しておくことにより、経時変化の影響が信号出力部の出力に及ぶ確率を低減させることができる。
本発明によれば、ヒューズまたはアンチヒューズの経時変化率を低減させることが可能な半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す回路図である。半導体装置１は、信号出力部１０、および判定部２０を備えている。信号出力部１０は、ｍ（≧２）個のヒューズ１２ａ，１２ｂ、ＮＡＮＤゲート１４、抵抗素子１６ａ，１６ｂ、および出力端子１８を含んでいる。本実施形態においてｍは２に等しい。
これらのヒューズ１２ａ，１２ｂは、半導体基板（図示せず）の上部に設けられた電気ヒューズである。具体的には、半導体基板上に絶縁膜（図示せず）が形成されており、その絶縁膜上にヒューズ１２ａ，１２ｂが形成されている。各ヒューズ１２ａ，１２ｂは、導電性材料により構成されるとともに、所定の大きさを超える電流が流れたときに切断されるように設計されている。また、各ヒューズ１２ａ，１２ｂの一端は、電源端子１３に接続されている。一方、ヒューズ１２ａ，１２ｂの他端は、それぞれ抵抗素子１６ａ，１６ｂ（プルダウン抵抗）を介して接地されるともに、ＮＡＮＤゲート１４の入力端子に接続されている。
出力端子１８は、これら２個のヒューズ１２ａ，１２ｂの切断状態に依存した２値信号を出力する端子である。具体的には、出力端子１８は、ヒューズ１２ａ，１２ｂのうち少なくとも１つが切断されている場合に第１の大きさの電位信号を出力し、ヒューズ１２ａ，１２ｂの何れも切断されていない場合に第２の大きさの電位信号を出力する。本実施形態において出力端子１８は、ＮＡＮＤゲート１４の出力端子に一致する。したがって、ＮＡＮＤゲート１４のＨレベルおよびＬレベルの出力が、それぞれ上記第１および第２の大きさの電位信号に相当する。この出力端子１８には、例えば、図７に示した内部回路１１０等が接続される。
判定部２０は、信号出力部１０に含まれるｍ個のヒューズのうちｎ個（ｍ≧ｎ≧２）以上が切断されているか否かを判定し、その判定結果を出力する。ここでは、ｍ＝２ゆえ、必然的にｎも２に等しい。この判定部２０は、ヒューズ１２ａ，１２ｂの一端（電源端子１３と反対側の端）の電位を入力信号とする論理ゲートを有しており、当該論理ゲートの出力信号として上記判定結果を出力する。
本実施形態において、判定部２０は、各ヒューズ１２ａ，１２ｂの一端に接続された２個の入力端子をもつＮＯＲゲート２２によって構成されている。これにより、判定結果が肯の場合、すなわち２個のヒューズ１２ａ，１２ｂが共に切断されている場合には、ＮＯＲゲート２２の出力端子２４にＨレベルの電位信号が現れる。一方、判定結果が否の場合、すなわち２個のヒューズ１２ａ，１２ｂの一方しか切断されていない場合あるいは何れも切断されていない場合には、出力端子２４にＬレベルの電位信号が現れる。
続いて、半導体装置１の効果を説明する。半導体装置１においては、判定部２０が設けられている。そして、この判定部２０によって、２個のヒューズ１２ａ，１２ｂが共に切断されているか否かが判定される。ここで、経時変化による再接続が発生する確率をヒューズ１個あたりｐ（０<ｐ<１）とすれば、２個のヒューズで共に再接続が発生する確率はｐ２となる。したがって、判定部の判定結果が否である場合には、切断処理を再度実行するなどして、２個のヒューズを確実に切断しておくことにより、経時変化の影響が信号出力部１０の出力に及ぶ確率を低減させることができる。このため、ヒューズの経時変化率を低減させることが可能な半導体装置１が実現されている。
信号出力部１０の出力端子１８は、２個のヒューズ１２ａ，１２ｂのうち少なくとも１つが切断されている場合に第１の大きさの電位信号を出力し、ヒューズ１２ａ，１２ｂの何れも切断されていない場合に第２の大きさの電位信号を出力するように構成されている。これにより、ヒューズの切断確率が実質的に向上している。このように、半導体装置１においては、ヒューズの切断確率向上およびヒューズの経時変化率低減が共に実現されている。
判定部２０は、ヒューズ１２ａ，１２ｂの一端の電位を入力信号とする論理ゲートを有し、当該論理ゲートの出力信号として判定結果を出力するように構成されている。これにより、簡略な構成で、肯または否の判定結果を出力する判定部２０が実現されている。
判定部２０は、各ヒューズ１２ａ，１２ｂの一端に接続された２個の入力端子をもつＮＯＲゲート２２によって構成されている。これにより、判定部２０の構成が一層簡略となる。
なお、本実施形態においては、ＮＯＲゲート２２の代わりにＯＲゲートを用いてもよい。その場合、出力端子２４に現れる信号は、判定結果が肯のときＬレベル、否のときＨレベルとなる。また、各ヒューズ１２ａ，１２ｂが切断されているときＮＯＲゲート２２の入力端子にＨレベルの信号が与えられ、切断されていないときにＬレベルの信号が与えられるように構成されている場合には、ＮＯＲゲート２２の代わりにＮＡＮＤまたはＡＮＤゲートを用いてもよい。ただし、回路構成の簡略化という観点からは、ＮＯＲゲートまたはＮＡＮＤゲートの方が、ＯＲゲートまたはＡＮＤゲートよりも好ましい。
ヒューズ１２ａ，１２ｂとして電気ヒューズが用いられている。このため、ヒューズ１２ａ，１２ｂは、電流を流す方式で切断することが可能である。この方式は、次の点でレーザ照射による方式よりも優れている。
すなわち、レーザ照射によってヒューズを切断する場合、その影響を他の素子に与えないように、ヒューズの切断箇所から他の素子までの距離を一定以上確保しなければならない。このことは、半導体装置の小型化を妨げる要因となる。また、ヒューズを形成するために専用のフォトリソグラフィー工程が１〜２工程必要となるため、製造工程数および製造コストの増大を招いてしまう。すなわち、ヒューズの上に層間膜が形成されるのが通常であるため、レーザ照射用の開口を層間膜に形成し、ヒューズ上の層間膜の厚みを調整する工程が必要となる。そのうえ、かかるヒューズを備えた半導体装置を評価する際には、特性検査に続いてレーザ照射によるヒューズの切断を行い、その後に特性検査を再度行うことが必須である。このため、製造工程および製造コストが一層増大してしまう。これに対して、電流による切断方式であれば、これらの問題点を解決することができる。
その一方で、本発明者らは、電気ヒューズに特有の課題を発見した。すなわち、電気ヒューズの切断後に熱処理が行われると、その際に切断箇所で再接続が生じる可能性があることを見出した。電気ヒューズを構成する材料がエレクトロマイグレーションの影響で移動することがその原因と考えられる。したがって、電気ヒューズを用いた場合には、再接続の影響が信号出力部の出力に及ぶ確率を低減させることができる本発明が一層有用となる。
（第２実施形態）
図２は、本発明による半導体装置の第２実施形態を示す回路図である。半導体装置２は、信号出力部１０、および判定部３０を備えている。信号出力部１０は、ｍ（≧２）個のヒューズ１２ａ，１２ｂ，１２ｃ、ＮＡＮＤゲート１４、抵抗素子１６ａ，１６ｂ，１６ｃ、および出力端子１８を含んでいる。本実施形態においてｍは３に等しい。
各ヒューズ１２ａ，１２ｂ，１２ｃの構成は、図１で説明したものと同様である。また、各ヒューズ１２ａ，１２ｂ，１２ｃの一端は、電源端子１３に接続されている。一方、ヒューズ１２ａ，１２ｂ，１２ｃの他端は、それぞれ抵抗素子１６ａ，１６ｂ，１６ｃを介して接地されるともに、ＮＡＮＤゲート１４の入力端子に接続されている。
出力端子１８は、これら３個のヒューズ１２ａ，１２ｂ，１２ｃの切断状態に依存した２値信号を出力する端子である。具体的には、出力端子１８は、ヒューズ１２ａ，１２ｂ，１２ｃのうち少なくとも１つが切断されている場合に第１の大きさの電位信号を出力し、ヒューズ１２ａ，１２ｂ，１２ｃの何れも切断されていない場合に第２の大きさの電位信号を出力する。
判定部３０は、信号出力部１０に含まれるｍ個のヒューズのうちｎ個（ｍ≧ｎ≧２）以上が切断されているか否かを判定し、その判定結果を出力する。ここでは、例としてｎ＝２の場合を示す。この判定部３０は、ヒューズ１２ａ，１２ｂ，１２ｃの一端の電位を入力信号とする論理ゲートを有しており、当該論理ゲートの出力信号として上記判定結果を出力する。
本実施形態において、判定部３０は、３つのＡＮＤゲート３２ａ，３２ｂ，３２ｃと１つのＮＯＲゲート３４とによって構成されている。ＡＮＤゲート３２ａ（第１のＡＮＤゲート）は、ヒューズ１２ａ（第１のヒューズ）およびヒューズ１２ｂ（第２のヒューズ）それぞれの一端に接続された２個の入力端子をもっている。ＡＮＤゲート３２ｂ（第２のＡＮＤゲート）は、ヒューズ１２ｂおよびヒューズ１２ｃ（第３のヒューズ）それぞれの一端に接続された２個の入力端子をもっている。ＡＮＤゲート３２ｃ（第３のＡＮＤゲート）は、ヒューズ１２ｃおよびヒューズ１２ａそれぞれの一端に接続された２個の入力端子をもっている。また、ＮＯＲゲート３４は、ＡＮＤゲート３２ａ，３２ｂ，３２ｃそれぞれの出力端子に接続された３個の入力端子をもっている。
これにより、判定結果が肯の場合、すなわちヒューズ１２ａ，１２ｂ，１２ｃのうち２個以上が切断されている場合には、ＡＮＤゲート３２ａ，３２ｂ，３２ｃの出力が何れもＬレベルとなり、ＮＯＲゲート３４の出力端子３６にはＨレベルの電位信号が現れる。一方、判定結果が否の場合、すなわちヒューズ１２ａ，１２ｂ，１２ｃのうち１個しか切断されていない場合あるいは何れも切断されていない場合には、出力端子３６にＬレベルの電位信号が現れる。
かかる構成の半導体装置２においても、ヒューズ１２ａ，１２ｂ，１２ｃのうち２個以上が切断されているか否かが判定部３０によって判定されるため、半導体装置１と同様に、ヒューズの経時変化率を低減させることができる。
また、判定部３０は、３つのＡＮＤゲート３２ａ，３２ｂ，３２ｃと１つのＮＯＲゲート３４とによって構成されている。これにより、３個のヒューズのうち２個以上が切断されているか否かを判定する判定部３０を簡略な構成で実現することができる。
ただし、判定部３０は、図２に示したものに限らず、様々な構成とすることができる。例えば、図３に示すように、判定部３０は、ヒューズ１２ａ，１２ｂそれぞれの一端に接続された２個の入力端子をもつＮＡＮＤゲート４２ａ（第１のＮＡＮＤゲート）と、ヒューズ１２ｂ，１２ｃそれぞれの一端に接続された２個の入力端子をもつＮＡＮＤゲート４２ｂ（第２のＮＡＮＤゲート）と、ヒューズ１２ｃ，１２ａそれぞれの一端に接続された２個の入力端子をもつＮＡＮＤゲート４２ｃ（第３のＮＡＮＤゲート）と、ＮＡＮＤゲート４２ａ，４２ｂ，４２ｃそれぞれの出力端子に接続された３個の入力端子をもつＮＡＮＤゲート４４（第４のＮＡＮＤゲート）と、によって構成されていてもよい。この場合、ＮＡＮＤゲートだけで構成できるため、判定部３０の構成が一層簡略となる。
あるいは、図４に示すように、判定部３０は、ヒューズ１２ａ，１２ｂそれぞれの一端に接続された２個の入力端子をもつＮＯＲゲート５２ａ（第１のＮＯＲゲート）と、ヒューズ１２ｂ，１２ｃそれぞれの一端に接続された２個の入力端子をもつＮＯＲゲート５２ｂ（第２のＮＯＲゲート）と、ヒューズ１２ｃ，１２ａそれぞれの一端に接続された２個の入力端子をもつＮＯＲゲート５２ｃ（第３のＮＯＲゲート）と、ＮＯＲゲート５２ａ，５２ｂ，５２ｃそれぞれの出力端子に接続された３個の入力端子をもつＮＯＲゲート５４（第４のＮＯＲゲート）と、によって構成されていてもよい。この場合も、ＮＯＲゲートだけで構成できるため、判定部３０の構成が一層簡略となる。
なお、図３および図４において、出力端子４６，５６に現れる電位信号は、判定結果が肯のときにＬレベル、否のときにＨレベルとなる。また、半導体装置２のその他の効果については、半導体装置１で説明したとおりである。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記各実施形態においてはヒューズの代わりにアンチヒューズを用いることができる。図５は、アンチヒューズを用いた場合の回路図を示している。同図において、信号出力部６０は、半導体基板の上部に設けられたｍ（≧２）個のアンチヒューズ６２ａ，６２ｂ、ＮＯＲゲート６４、抵抗素子６６ａ，６６ｂ、および出力端子６８を含んでいる。本例においてｍは２に等しい。出力端子６８は、アンチヒューズ６２ａ，６２ｂのうち少なくとも１つが接続されている場合に第１の大きさの電位信号を出力し、アンチヒューズ６２ａ，６２ｂの何れも接続されていない場合に第２の大きさの電位信号を出力する。
判定部７０は、信号出力部６０に含まれるｍ個のアンチヒューズのうちｎ個（ｍ≧ｎ≧２）以上が接続されているか否かを判定し、その判定結果を出力する。ここでは、ｍ＝２ゆえ、必然的にｎも２に等しい。本例において、判定部７０は、各アンチヒューズ６２ａ，６２ｂの一端に接続された２個の入力端子をもつＮＡＮＤゲート７２によって構成されている。これにより、判定結果が肯の場合、すなわち２個のアンチヒューズ６２ａ，６２ｂが共に接続されている場合には、ＮＡＮＤゲート７２の出力端子７４にＬレベルの電位信号が現れる。一方、判定結果が否の場合、すなわち２個のアンチヒューズ６２ａ，６２ｂの一方しか接続されていない場合あるいは何れも接続されていない場合には、出力端子７４にＨレベルの電位信号が現れる。
また、上記実施形態では（ｍ，ｎ）が（２，２）または（３，２）の場合の例を示したが、ｍ≧ｎ≧２の関係が満たされる限り、ｍおよびｎはそれぞれ任意の整数値をとることができる。例えば、ｍ＝ｎ＝３の場合の例を図６に示す。同図において、信号出力部１０の構成は、図２で説明したものと同様である。また、判定部８０は、各ヒューズ１２ａ，１２ｂ，１２ｃの一端に接続された３個の入力端子をもつＮＯＲゲート８２によって構成されている。ＮＯＲゲート８２の出力端子８４には、判定結果が肯および否のとき、それぞれＨレベルおよびＬレベルの電位信号が現れる。同図および図１からもわかるように、ｍ＝ｎのとき、一般に、判定部は、ｍ個のヒューズそれぞれの一端に接続されたｍ個の入力端子をもつＮＯＲゲートによって構成できる。
また、上記各実施形態ではヒューズとして電気ヒューズを用いたが、レーザ照射によって切断されるヒューズを用いてもよい。
本発明による半導体装置の第１実施形態を示す回路図である。 本発明による半導体装置の第２実施形態を示す回路図である。 図２の半導体装置における判定部の変形例を示す回路図である。 図２の半導体装置における判定部の変形例を示す回路図である。 実施形態に係る半導体装置の変形例を示す回路図である。 実施形態に係る半導体装置の変形例を示す回路図である。 従来の半導体装置を示す回路図である。
符号の説明
１ 半導体装置
２ 半導体装置
１０ 信号出力部
１２ａ，１２ｂ，１２ｃ ヒューズ
１３ 電源端子
１４ ＮＡＮＤゲート
１６ａ，１６ｂ，１６ｃ 抵抗素子
１８ 出力端子
２０ 判定部
２２ ＮＯＲゲート
２４ 出力端子
３０ 判定部
３２ａ，３２ｂ，３２ｃ ＡＮＤゲート
３４ ＮＯＲゲート
３６ 出力端子
４２ａ，４２ｂ，４２ｃ ＮＡＮＤゲート
４４ ＮＡＮＤゲート
５２ａ，５２ｂ，５２ｃ ＮＯＲゲート
５４ ＮＯＲゲート
６０ 信号出力部
６２ａ，６２ｂ アンチヒューズ
６４ ＮＯＲゲート
６６ａ，６６ｂ 抵抗素子
６８ 出力端子
７０ 判定部
７２ ＮＡＮＤゲート
７４ 出力端子
８０ 判定部
８２ ＮＯＲゲート
８４ 出力端子

Claims (9)

  1. 半導体基板の上部に設けられたｍ個（ｍ≧２）のヒューズと、前記ｍ個のヒューズの切断状態に依存した２値信号を出力する出力端子とを含む信号出力部と、
    前記信号出力部に含まれる前記ｍ個のヒューズのうちｎ個（ｍ≧ｎ≧２）以上が切断されているか否かを判定し、その判定結果を出力する判定部と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記信号出力部の前記出力端子は、前記ｍ個のヒューズのうち少なくとも１つが切断されている場合に第１の大きさの電位信号を出力し、前記ｍ個のヒューズの何れも切断されていない場合に第２の大きさの電位信号を出力する半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記判定部は、前記ヒューズの一端の電位を入力信号とする論理ゲートを有し、当該論理ゲートの出力信号として前記判定結果を出力する半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記判定部は、前記各ヒューズの一端に接続された前記ｍ個の入力端子をもつ、ＮＡＮＤゲートまたはＮＯＲゲートを有する半導体装置。
  5. 請求項３に記載の半導体装置において、
    前記ｍは３に等しく、
    前記判定部は、
    前記３個のヒューズのうち第１および第２のヒューズそれぞれの一端に接続された２個の入力端子をもつ第１のＡＮＤゲートと、前記第２および第３のヒューズそれぞれの一端に接続された２個の入力端子をもつ第２のＡＮＤゲートと、前記第３および前記第１のヒューズそれぞれの一端に接続された２個の入力端子をもつ第３のＡＮＤゲートと、前記第１、第２および第３のＡＮＤゲートそれぞれの出力端子に接続された３個の入力端子をもつＮＯＲゲートと、を有する半導体装置。
  6. 請求項３に記載の半導体装置において、
    前記ｍは３に等しく、
    前記判定部は、
    前記３個のヒューズのうち第１および第２のヒューズそれぞれの一端に接続された２個の入力端子をもつ第１のＮＡＮＤゲートと、前記第２および第３のヒューズそれぞれの一端に接続された２個の入力端子をもつ第２のＮＡＮＤゲートと、前記第３および前記第１のヒューズそれぞれの一端に接続された２個の入力端子をもつ第３のＮＡＮＤゲートと、前記第１、第２および第３のＮＡＮＤゲートそれぞれの出力端子に接続された３個の入力端子をもつ第４のＮＡＮＤゲートと、を有する半導体装置。
  7. 請求項３に記載の半導体装置において、
    前記ｍは３に等しく、
    前記判定部は、
    前記３個のヒューズのうち第１および第２のヒューズそれぞれの一端に接続された２個の入力端子をもつ第１のＮＯＲゲートと、前記第２および第３のヒューズそれぞれの一端に接続された２個の入力端子をもつ第２のＮＯＲゲートと、前記第３および前記第１のヒューズそれぞれの一端に接続された２個の入力端子をもつ第３のＮＯＲゲートと、前記第１、第２および第３のＮＯＲゲートそれぞれの出力端子に接続された３個の入力端子をもつ第４のＮＯＲゲートと、を有する半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記ヒューズは電気ヒューズである半導体装置。
  9. 半導体基板の上部に設けられたｍ個（ｍ≧２）のアンチヒューズと、前記ｍ個のアンチヒューズの接続状態に依存した２値信号を出力する出力端子とを含む信号出力部と、
    前記信号出力部に含まれる前記ｍ個のアンチヒューズのうちｎ個（ｍ≧ｎ≧２）以上が接続されているか否かを判定し、その判定結果を出力する判定部と、
    を備えることを特徴とする半導体装置。
JP2005259098A 2005-09-07 2005-09-07 半導体装置 Active JP4851755B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005259098A JP4851755B2 (ja) 2005-09-07 2005-09-07 半導体装置
US11/510,639 US8217709B2 (en) 2005-09-07 2006-08-28 Semiconductor device
CN200610128155.9A CN100470805C (zh) 2005-09-07 2006-09-06 半导体器件
US13/529,421 US8339182B2 (en) 2005-09-07 2012-06-21 Semiconductor device
US13/707,150 US8461907B2 (en) 2005-09-07 2012-12-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259098A JP4851755B2 (ja) 2005-09-07 2005-09-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2007073735A JP2007073735A (ja) 2007-03-22
JP4851755B2 true JP4851755B2 (ja) 2012-01-11

Family

ID=37859017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259098A Active JP4851755B2 (ja) 2005-09-07 2005-09-07 半導体装置

Country Status (3)

Country Link
US (3) US8217709B2 (ja)
JP (1) JP4851755B2 (ja)
CN (1) CN100470805C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855985B2 (ja) 2007-03-20 2012-01-18 株式会社エヌ・ティ・ティ・ドコモ 移動通信システムにおけるセル情報送信方法およびユーザ装置
CN115295059B (zh) * 2022-10-09 2023-03-03 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533088A (en) * 1967-10-31 1970-10-06 Rca Corp Control circuit for memory
US4714839A (en) * 1986-03-27 1987-12-22 Advanced Micro Devices, Inc. Control circuit for disabling or enabling the provision of redundancy
US4721868A (en) * 1986-09-23 1988-01-26 Advanced Micro Devices, Inc. IC input circuitry programmable for realizing multiple functions from a single input
JPH02146195A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体記憶装置
JPH03214500A (ja) * 1990-01-18 1991-09-19 Sony Corp メモリ装置
JP2575919B2 (ja) * 1990-03-22 1997-01-29 株式会社東芝 半導体記憶装置の冗長回路
US5959445A (en) * 1995-09-29 1999-09-28 Intel Corporation Static, high-sensitivity, fuse-based storage cell
US6037799A (en) * 1995-12-29 2000-03-14 Stmicroelectronics, Inc. Circuit and method for selecting a signal
JPH11121627A (ja) * 1997-10-16 1999-04-30 Oki Electric Ind Co Ltd 半導体メモリ
JPH11297837A (ja) * 1998-04-08 1999-10-29 Seiko Epson Corp 半導体装置
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
JP2004111990A (ja) * 1999-07-06 2004-04-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
US6275063B1 (en) * 1999-08-24 2001-08-14 Micron Technology, Inc. Method and apparatus for limited reprogrammability of fuse options using one-time programmable elements
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
US6353336B1 (en) * 2000-03-24 2002-03-05 Cypress Semiconductor Corp. Electrical ID method for output driver
JP2002076275A (ja) * 2000-08-25 2002-03-15 Hitachi Ltd 半導体集積回路
JP2002110806A (ja) * 2000-09-29 2002-04-12 Rohm Co Ltd Ｉｃチップおよび半導体装置
KR100481179B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 퓨즈를 구비한 회로 및 이를 이용한 반도체 장치
JP3884374B2 (ja) * 2002-12-06 2007-02-21 株式会社東芝 半導体装置
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4545416B2 (ja) * 2003-11-04 2010-09-15 パナソニック株式会社 Ｐｒｏｍ回路
KR100569585B1 (ko) * 2003-12-05 2006-04-10 주식회사 하이닉스반도체 내부 전원 드라이버 제어 회로
JP4478980B2 (ja) * 2004-10-05 2010-06-09 エルピーダメモリ株式会社 ヒューズ回路及びそれを利用した半導体装置
JP4686210B2 (ja) * 2005-02-24 2011-05-25 ルネサスエレクトロニクス株式会社 半導体チップ

Also Published As

Publication number Publication date
CN1929135A (zh) 2007-03-14
US8217709B2 (en) 2012-07-10
US8461907B2 (en) 2013-06-11
US8339182B2 (en) 2012-12-25
US20070070736A1 (en) 2007-03-29
US20130093044A1 (en) 2013-04-18
CN100470805C (zh) 2009-03-18
US20120262223A1 (en) 2012-10-18
JP2007073735A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP4865302B2 (ja) 半導体装置およびその製造方法
JP5536824B2 (ja) 半導体装置およびその製造方法
WO2010116906A1 (ja) 通信アドレス検出装置、制御回路内蔵コネクタ、及び、通信アドレス検出方法
US8159041B2 (en) Semiconductor device and manufacturing method thereof
JP4851755B2 (ja) 半導体装置
US20090094566A1 (en) Design structure for chip identification system
JP2008196885A (ja) 半導体装置およびそのテスト方法
JP2011210316A (ja) 半導体装置及びヒューズ回路の状態判定方法
US20090091351A1 (en) Chip identification system and method
JP2010267803A (ja) 半導体装置
US7116127B2 (en) Circuit with fuse and semiconductor device having the same circuit
US7759226B1 (en) Electrical fuse with sacrificial contact
WO2011052176A1 (ja) 半導体装置
US20100164604A1 (en) Fuse circuit and layout designing method thereof
JP5636794B2 (ja) 半導体装置及びその駆動方法
JP2007158104A (ja) ヒューズ回路を有する半導体集積回路及びその製造方法
US8179189B2 (en) Trimming circuit
JPH11297837A (ja) 半導体装置
US6381115B1 (en) Redundant electric fuses
JPH11328991A (ja) メモリ素子用アンチヒューズ安定化装置
KR100226492B1 (ko) 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치
TW571313B (en) Unit-architecture with implemented limited bank-column-select repairability
JP2005229056A (ja) 半導体装置
JP2008078466A (ja) 半導体装置
TWI284356B (en) Fuse structure for semiconductor device and controlling method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111021

R150 Certificate of patent or registration of utility model

Ref document number: 4851755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350