JPH02146195A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH02146195A
JPH02146195A JP63299972A JP29997288A JPH02146195A JP H02146195 A JPH02146195 A JP H02146195A JP 63299972 A JP63299972 A JP 63299972A JP 29997288 A JP29997288 A JP 29997288A JP H02146195 A JPH02146195 A JP H02146195A
Authority
JP
Japan
Prior art keywords
fuse
signal
redundant
state
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63299972A
Other languages
English (en)
Inventor
Yasushi Kato
加藤　康史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63299972A priority Critical patent/JPH02146195A/ja
Priority to US07/441,661 priority patent/US5034925A/en
Publication of JPH02146195A publication Critical patent/JPH02146195A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体記憶回路に関し、特にその冗長［従来の
技術］ 従来冗長回路を有する半導体記憶装置はテスト。
評価等の効率化を図るために冗長部へ切り換えずに冗長
セル部をチエツクする機能、冗長部へ切り換えた後にど
のアドレス部分が切り換わっているかを検知する機能等
を有していた。
第３図に従来例を示す。ヒユーズ判定回路３０６がヒユ
ーズ３０７が切断済みなら「０」レベルの信号Ｓ１０を
、ヒユーズ未切断なら「１」レベルの信号Ｓ１０を出力
しており、この信号Ｓ１０とその反転信号Ｓｌｌとが冗
長メモリセル部３０５とメモリセル部３０４とに供給さ
れるアドレス信号とアンド処理されていた。
［発明が解決しようとする問題点コ 上述した従来の技術では冗長部分と置き換えられた部分
のセルを再びテストする機能が考慮されていないため、
−度冗長部に切り換えられてしまうと、切り換え以前に
どのような不良が存在していたのかを調査することがで
きないという欠点があった。
［発明の従来技術に対する相違点］ 上述した従来の冗長回路を有する半導体記憶装置の回路
構成に対し、本発明は冗長部へ切り換えた後でも切り換
える以前の状態に戻して続出テストができるという点で
相違点を有する。
［問題点を解決するための手段］ 本発明の要旨は冗長回路を有する半導体記憶装置におい
て、冗長部へ切り換えるためのヒユーズと、該ヒユーズ
の切断、未設団を判定する判定回路と、モード設定信号
によりテストモードと通常モードとに切り換えるための
モード設定回路とを有し、上記ヒユーズ検出回路の出力
と該高電位検出回路の出力の論理和をとることにより生
じる信号により、各アドレスデコーダを制御し、すてに
冗長部への切り換えがなされていてもモード設定信号を
制御して冗長部へ切り換える以前の状態を作り、読出テ
ストすることである。
［実施例コ 次に本発明の実施例について図面を参照して説明する。
第１図は本発明の第１実施例の回路構成である。
テストモード時に７人力にある一定以上の電位が加えら
れたとき高電位検出回路１０７の出力信号Ｓ２の論理値
がパ１′′となるよう設定し、通常モード時は出力信号
Ｓ２は論理値６“０″になる。
ヒユーズ１０８が切断されているとき、ヒユーズ判定回
路１０６の出力信号Ｓ１の論理値がＯＩ＋となるように
設定しておき、未切断時は論理値１“１”となる。ヒユ
ーズ１０８が切断とされているときに７でＭにある一定
以上の高電位を印加した場合信号Ｓ３が“１′′　　信
号Ｓ４が“０″となり冗長部へ切り換えられたサンプル
に対しても、通常メモリセル部１０４を選択、冗長メモ
リセル部１０５を非選択とすることができる。また７丁
Ｍに通常の電位が印加されているときにはヒユーズ１０
８の切断、非切断による制御が支配的となり、ヒユーズ
１０８が切断されている時は冗長メモリセル部１０５を
選択、ヒユーズ１０８が切断されていない時には冗長メ
モリセル部１０δを非選択とすることができる。このよ
うにｍに高電位を印加することで冗長セル部に切り換え
たサンプルについても切り換える以前の状態に戻して読
出テストを行うことが可能となる。
第２図は本発明の第２実施例の回路構成を示している。
ヒユーズ２０Ｂが切断されている時のヒユーズ判定回路
２０８の出力信号Ｓ５の論理値を０″、丁π端子にある
一定以上の高電位が印加されたときの高電位検出回路２
０７の出力信号Ｓ６の論理値を“１″と設定すると第１
実施例と同様の理由です■端子にある一定以上の高電位
が印加された場合、ヒユーズの切断、非切断にかかわら
ず通常のメモリセル部を選択、冗長メモリセル部を非選
択とすることができるので、ヒユーズを切断された後で
も、切断される以前の状態に戻して読出のテストが行え
る。また、この時５丁に高電位が印加され、σπの論理
値が“１パと判断されても信号Ｓ６とＳ９の論理和Ｅ２
の出力■２を本来のすπ信号として用いるので読出テス
トに支障はない。
［発明の効果コ 以上説明したように本発明はモード設定信号を制御する
ことにより、モード設定回路の出力信号の論理値を反転
させ、該出力信号とヒユーズ判定信号の論理和により生
じる信号をもって、通常メモリセル及び冗長メモリセル
を選択するアドレスデコーダを制御することができ、冗
長部へ切り換えられている製品に対しても切り換える以
前の状態に戻して読み出しのテストができるという効果
があり、不良のモード解析等、品質面の向上策に有効で
ある。
【図面の簡単な説明】
第１図は本発明の第１実施例の回路構成を示している回
路図、第２図は本発明の第２実施例の回路構成を示して
いる回路図、第３図は従来技術の回路構成を示している
回路図である。 １０１．２０１，３０１・・・Ｉ１０バッファ・センス
アンプ部、 Ｓ１〜Ｓ４．Ｓ５〜Ｓ９゜ ５１０〜Ｓｌｌ・・・・・・・・各点での信号名。

Claims (1)

    【特許請求の範囲】
  1. 冗長回路を有する半導体記憶装置において、冗長部へ切
    り換えるためのヒューズと、該ヒューズの切断、未切断
    を判定する判定回路と、モード設定信号によりテストモ
    ードと通常モードとに切り換えるためのモード設定回路
    とを有し、上記ヒューズ検出回路の出力と該高電位検出
    回路の出力の論理和をとることにより生じる信号により
    、各アドレスデコーダを制御し、すてに冗長部への切り
    換えがなされていてもモード設定信号を制御して冗長部
    へ切り換える以前の状態を作り、読出テストすることを
    可能とする半導体記憶装置。
JP63299972A 1988-11-28 1988-11-28 半導体記憶装置 Pending JPH02146195A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63299972A JPH02146195A (ja) 1988-11-28 1988-11-28 半導体記憶装置
US07/441,661 US5034925A (en) 1988-11-28 1989-11-27 Semiconductor memory device with redundancy responsive to advanced analysis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299972A JPH02146195A (ja) 1988-11-28 1988-11-28 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH02146195A true JPH02146195A (ja) 1990-06-05

Family

ID=17879198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299972A Pending JPH02146195A (ja) 1988-11-28 1988-11-28 半導体記憶装置

Country Status (2)

Country Link
US (1) US5034925A (ja)
JP (1) JPH02146195A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04146597A (ja) * 1990-10-05 1992-05-20 Nec Corp 半導体メモリ回路
JPH0582651A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体集積回路
JP2002216493A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 救済修正回路および半導体記憶装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687785B2 (ja) * 1991-09-27 1997-12-08 日本電気株式会社 半導体記憶装置
US5200652A (en) * 1991-11-13 1993-04-06 Micron Technology, Inc. Programmable/reprogrammable structure combining both antifuse and fuse elements
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
US5343429A (en) * 1991-12-06 1994-08-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein
JPH06275094A (ja) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp 半導体装置および半導体メモリ装置
JP3257860B2 (ja) * 1993-05-17 2002-02-18 株式会社日立製作所 半導体メモリ装置
US5386380A (en) * 1993-07-21 1995-01-31 United Microelectronics Corporation Bypass scheme for ROM IC
FR2716566B1 (fr) * 1994-02-23 1996-04-19 Sgs Thomson Microelectronics Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit.
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
US5612918A (en) * 1995-12-29 1997-03-18 Sgs-Thomson Microelectronics, Inc. Redundancy architecture
US6037799A (en) * 1995-12-29 2000-03-14 Stmicroelectronics, Inc. Circuit and method for selecting a signal
US5771195A (en) * 1995-12-29 1998-06-23 Sgs-Thomson Microelectronics, Inc. Circuit and method for replacing a defective memory cell with a redundant memory cell
US5790462A (en) * 1995-12-29 1998-08-04 Sgs-Thomson Microelectronics, Inc. Redundancy control
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US5737511A (en) * 1996-06-13 1998-04-07 United Microelectronics Corporation Method of reducing chip size by modifying main wordline repair structure
US5708613A (en) * 1996-07-22 1998-01-13 International Business Machines Corporation High performance redundancy in an integrated memory system
JP2000285693A (ja) 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE19954345A1 (de) * 1999-11-11 2001-05-31 Infineon Technologies Ag Speichereinrichtung
US6671834B1 (en) * 2000-07-18 2003-12-30 Micron Technology, Inc. Memory redundancy with programmable non-volatile control
US7117400B2 (en) * 2002-11-13 2006-10-03 International Business Machines Corporation Memory device with data line steering and bitline redundancy
EP1647992A1 (en) * 2004-10-14 2006-04-19 Infineon Technologies AG Memory circuit with a substitution memory for faulty memory cells
JP4851755B2 (ja) * 2005-09-07 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
BR112012017382A2 (pt) * 2010-01-15 2017-12-05 Gilead Sciences Inc compostos inibidores de viroses flaviviridae, uso dos mesmos e composição farmacêutica
JP2011159345A (ja) * 2010-01-29 2011-08-18 Elpida Memory Inc 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217497A (ja) * 1986-02-27 1987-09-24 Fujitsu Ltd 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217497A (ja) * 1986-02-27 1987-09-24 Fujitsu Ltd 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04146597A (ja) * 1990-10-05 1992-05-20 Nec Corp 半導体メモリ回路
JPH0582651A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体集積回路
JP2002216493A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 救済修正回路および半導体記憶装置

Also Published As

Publication number Publication date
US5034925A (en) 1991-07-23

Similar Documents

Publication Publication Date Title
JPH02146195A (ja) 半導体記憶装置
US4686456A (en) Memory test circuit
JPH0412854B2 (ja)
JPH081755B2 (ja) 置換アドレス判定回路
JPH0322298A (ja) 半導体記憶装置
JPH0393099A (ja) 半導体メモリ用オンチップテスト回路
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법
KR100244469B1 (ko) 반도체 메모리
JPH08273392A (ja) 半導体記憶装置及びそのテスト方法
JPH04368699A (ja) 半導体記憶装置
JPH0498698A (ja) 半導体メモリ用オンチップテスト方式
JP2573679B2 (ja) 半導体記憶装置
JP2005078603A (ja) データ処理装置の試験方法
JPH0258800A (ja) 半導体メモリ用オンチップテスト回路及びテスト方式
JPH02146196A (ja) 半導体メモリ装置
JPS62223894A (ja) 半導体記憶装置
JPH02283000A (ja) 半導体メモリ
KR19990061093A (ko) 반도체 메모리 장치의 리페어 검출장치
JPH01187475A (ja) 半導体集積回路の試験装置
JPH02253453A (ja) メモリテスト回路
JPS61223569A (ja) 制御基板の検査方法
JPH02252199A (ja) 集積回路装置
JPS62293600A (ja) Ｐｒｏｍ検査装置
JPH01267476A (ja) 半導体装置
JPH0435223A (ja) プログラマブルロジックデバイス