JP4865302B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4865302B2
JP4865302B2 JP2005327248A JP2005327248A JP4865302B2 JP 4865302 B2 JP4865302 B2 JP 4865302B2 JP 2005327248 A JP2005327248 A JP 2005327248A JP 2005327248 A JP2005327248 A JP 2005327248A JP 4865302 B2 JP4865302 B2 JP 4865302B2
Authority
JP
Japan
Prior art keywords
fuse link
fuse
terminal
current
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005327248A
Other languages
English (en)
Other versions
JP2007134558A (ja
Inventor
岳洋 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005327248A priority Critical patent/JP4865302B2/ja
Priority to US11/591,573 priority patent/US7529147B2/en
Priority to CNB2006101446320A priority patent/CN100517714C/zh
Publication of JP2007134558A publication Critical patent/JP2007134558A/ja
Priority to US12/379,917 priority patent/US7835211B2/en
Application granted granted Critical
Publication of JP4865302B2 publication Critical patent/JP4865302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置およびその製造方法に関し、とくに電気ヒューズを含む半導体装置およびその製造方法に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法の一つとして、ヒューズの被切断部位にレーザ照射を行う方式がある。特許文献1には、レーザ照射により切断されるヒューズにおいて生じる以下の問題を解決する技術が開示されている。すなわち、半導体装置のデザインルールが微細化するに伴い、切断される配線も微細化されている。そのため、ヒューズ配線を切断するためのレーザリペア装置のレーザ照射のための位置決め精度も高い精度のものが要求される。しかし、新しい世代の製品に新しい装置を用いていたのでは、製造コストは上昇する一方である。特許文献1では、一世代前の位置決め精度の高くないレーザリペア装置を用いて、確実にヒューズ配線を切断する手法を提供するため、1つの内部回路を切り替えるために切断される配線が複数本設けられ、複数の配線のどれか1本でも切断されれば、回路が切り替わる回路構成が提案されている。これにより、レーザ光線の切断される配線への照射位置ずれによる切断不良により、回路切り替え不良の発生を低減することができるとされている。
一方、レーザ照射によりヒューズを切断する方式とは異なるものとして、ヒューズを電流により切断する方式が知られている(特許文献2、特許文献3)。特許文献2には、より小さい電流により溶断可能なヒューズが開示されている。特許文献2において、ヒューズを構成する導電体が複数回折り返す形状に形成されている。
また、特許文献3には、ヒューズのうち、溶断させる部分をプレートで囲むことにより、ヒューズに電流を流したときにヒューズの溶断部に発生する熱をヒューズの溶断部近傍に閉じこめたり蓄積するようにした構成が開示されている。
特開平11−297837号公報 特開2005−39220号公報 特開2005−57186号公報
電流によりヒューズを切断するヒューズ(Eヒューズ、以下電気ヒューズという。)では、電気ヒューズに所定の電流を流すことにより電気ヒューズが切断されるため、レーザ照射でヒューズを切断する方式において生じるような位置決め精度の問題は生じない。
しかし、電気ヒューズにおいて、カット歩留まりの向上が求められる。また、電気ヒューズにおいて、新たな課題が生じ得ることが見出された。
電気ヒューズにおいて、電気ヒューズ切断後に熱処理が行われると、その際に切断箇所で再接続が生じる可能性がある。とくにエレクトロマイグレーションにより移動する材料を用いて電気ヒューズを構成した場合、電気ヒューズ切断後に半導体装置に熱処理が施されると、材料がエレクトロマイグレーションの影響で移動して切断箇所で再接続が生じる可能性が考えられる。もし、このような再接続が生じてしまうと、切断対象の電気ヒューズを切断しておいても、その電気ヒューズが切断されているか否かを検知する際に、正しい結果が得られないことになる。
以上のような再接続や再切断が生じる可能性はそれほど高くなく、通常の動作に用いる分には問題はないと考えられるが、半導体装置の信頼性が非常に高度に要求される場合や過酷な条件下で使用される場合等は、切断された電気ヒューズが切断状態を保持する保持特性をより高める必要がある。
本発明によれば、
半導体基板と、
該半導体基板上に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズと、
前記第1のヒューズリンクおよび前記第2のヒューズリンクの間に設けられた第1端子と、
前記第1のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第2端子と、
前記第2のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第3端子と、
前記第1端子に接続され、前記第1のヒューズリンクを切断するための電流を流すことの出来る第1スイッチング素子と、
前記第3端子に接続され、前記第2のヒューズリンクを切断するための電流を流すことの出来る第2スイッチング素子と、
前記第2端子に接続された電源と、
を備え、
前記第1のヒューズリンクは、前記第2のヒューズリンクよりも切断するのに必要な電流値が大きくなるように構成され
前記第2のヒューズリンクを切断するときの電流経路に前記第1のヒューズリンクを含む様に構成されていることを特徴とする半導体装置が提供される。
また、本発明によれば、半導体基板と、
該半導体基板上に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズと、
前記第1のヒューズリンクおよび前記第2のヒューズリンクの間に設けられた第1端子と、
前記第1のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第2端子と、
前記第2のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第3端子と、
前記第1端子に接続され、前記第1のヒューズリンクを切断するための電流を流すことの出来る第1スイッチング素子と、
前記第3端子に接続され、前記第2のヒューズリンクを切断するための電流を流すことの出来る第2スイッチング素子と、
前記第2端子に接続された電源と、
を備え、
前記第1のヒューズリンクは、前記第2のヒューズリンクよりも切断するのに必要な電流値が大きくなるように構成され、
前記第2のヒューズリンクを切断するときの電流経路に前記第1スイッチング素子を含む様に構成されていることを特徴とする半導体装置が提供される。
電気ヒューズとは、電流または電圧により切断されるヒューズのことである。ヒューズリンクとは、電気ヒューズにおける被切断部位のことである。ここで、電気ヒューズが切断されているか否かは、直列に接続された2つのヒューズリンクが切断されているか否かに応じて判定される構成となっている。
本発明の半導体装置において、電気ヒューズに含まれる2つのヒューズリンクが直列に接続された構成となっているので、電気ヒューズにおいて、2つのヒューズリンクを通過した電流を検知することができる。これにより、2つのヒューズリンクのうち、一方が再接続してしまった場合でも、他方が切断されたままの状態であれば、電気ヒューズが切断されていると検知されるようにすることができる。このような構成とすることにより、1つのヒューズリンクしか有しない電気ヒューズに比べて、再接続率を二乗単位で大幅に低減することができる。ここで、再接続率とは、切断された電気ヒューズにおいて、ヒューズリンクが再接続することにより、その電気ヒューズが接続されていると検知されてしまう可能性のことである。そのため、半導体装置において、電気ヒューズの保持特性を高めることができる。
本発明では、特許文献1に記載された技術とは異なり、電気ヒューズにおける再接続率を大幅に低減し、保持特性を高めることを目的としている。電気ヒューズの切断時に、2つのヒューズリンクのうちのいずれか一方しか切断されていなかった場合、その電気ヒューズの再接続率を低減することができない。そのため、再接続率を低減するためには、電気ヒューズ切断時には、2つのヒューズリンクをそれぞれ切断する必要がある。2つのヒューズリンクを直列に接続した構成において、電気ヒューズに電流を流してヒューズリンクを切断する際、一方のヒューズリンクが切断されると、電気ヒューズに電流が流れなくなってしまう。そのため、いずれか一方のヒューズリンクが切断された場合でも、他方のヒューズリンクに電流を流すことができるような構成とする必要がある。
本発明において、2つのヒューズリンクの切断のされやすさが異なる。そのため、切断されやすい方のヒューズリンクを切断する際は、切断されにくい方のヒューズリンクを配線として用いて、当該ヒューズリンクを介して電源線からの電流を切断されやすいヒューズリンクに流して切断することができる。また、第1のヒューズリンクと第2のヒューズリンクの間には端子が設けられているため、切断されにくい方のヒューズリンクを切断するときには端子を用いて切断されにくい方のヒューズリンクにのみ電圧を印加して切断することができる。これにより、簡易な構成で、2つのヒューズリンクを独立に切断することができる。また、電気ヒューズのカット歩留まりを高めることができる。
本発明によれば、
半導体基板の上部に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズを備え、
前記第1のヒューズリンクを介して前記第2のヒューズリンクに第1の電流を流して前記第2のヒューズリンクを切断する工程と、
前記第1の電流よりも電流値が高い第2の電流を前記第1のヒューズリンクに流して前記第1のヒューズリンクを切断する工程と、
を含む半導体装置の製造方法が提供される。
ここで、第1のヒューズリンクを切断する工程は、第2のヒューズリンクを切断する工程の後に行われる。このように段階的にヒューズリンクを切断することにより、一つの電源供給源により、2つのヒューズリンクを独立に切断することができる。
本発明によれば、電気ヒューズの保持特性を高めることができる。
図1は、本実施の形態における電気ヒューズを含む半導体装置の構成を示す回路図である。
本実施の形態において、半導体装置100は、半導体基板(不図示)と、半導体基板上に形成された絶縁膜(不図示)と、その上に形成された電気ヒューズ200と、電気ヒューズ200の一端に接続された電源線220と、電気ヒューズ200の他端に接続された判定回路210とを含む。本実施の形態において、判定回路210は、切断するトランジスタの制御回路の機能も有する。
電気ヒューズ200は、互いに直列に接続された第1のヒューズリンク202および第2のヒューズリンク204を含む。第1のヒューズリンク202および第2のヒューズリンク204は、いずれも導電性材料により構成され、それぞれ所定の電流値を超える電流が流れたときに切断されるように構成される。
第1のヒューズリンク202と第2のヒューズリンク204との間には、端子205が設けられる。半導体装置100は、第1のトランジスタ206および第2のトランジスタ208をさらに含む。第1のトランジスタ206は、ゲート電極が判定回路210に接続されるとともに、ソース・ドレイン電極の一方が端子205に接続され、他方が接地される。第2のトランジスタ208は、ゲート電極が判定回路210に接続されるとともに、ソース・ドレイン電極の一方が第2のヒューズリンク204の端子205とは反対側の一端に接続され、他方が接地される。
第1のヒューズリンク202および第2のヒューズリンク204は、切断するのに必要な電流値が異なるように構成される。本実施の形態において、第1のヒューズリンク202の方が第2のヒューズリンク204よりも切断されにくい構成とすることができる。つまり、第1のヒューズリンク202は、第2のヒューズリンク204よりも切断するのに必要な電流値が高い構成とされる。このような構成により、第2のヒューズリンク204を切断する際に、第1のヒューズリンク202を第2のヒューズリンク204に電流を流すための配線として機能させることができる。その後、第1のヒューズリンク202を切断する際には、第1のヒューズリンク202に独立に電圧を印加して電流を流すことができ、第1のヒューズリンク202を切断することができる。これにより、電源線220から供給される電流により、第1のヒューズリンク202と第2のヒューズリンク204とを独立に確実に切断することができる。
たとえば、第1のヒューズリンク202および第2のヒューズリンク204は、異なる材料により構成することができる。この場合、第1のヒューズリンク202および第2のヒューズリンク204は、同じ形状を有するようにしてもよく、異なる形状を有するようにしてもよい。
たとえば、第1のヒューズリンク202を銅を主成分として含む銅含有金属膜により構成するとともに、第2のヒューズリンク204をポリシリコン膜により構成することができる。これにより、第1のヒューズリンク202が第2のヒューズリンク204よりも切断されにくいようにすることができる。ここで、銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。また、第2のヒューズリンク204は、ポリシリコン膜の表面に高融点金属膜やシリサイド膜が形成された構成とすることもできる。たとえば、第2のヒューズリンク204は、ポリシリコン膜の表面にコバルトシリサイド膜が形成された構成とすることができる。
また、たとえば、第1のヒューズリンク202および第2のヒューズリンク204は、異なる形状を有するようにすることができる。たとえば、第1のヒューズリンク202は、第2のヒューズリンク204よりも幅を太く、長さを短くすることができる。これにより、第1のヒューズリンク202が第2のヒューズリンク204よりも切断されにくいようにすることができる。この場合、第1のヒューズリンク202および第2のヒューズリンク204は、同じ材料により構成してもよく、異なる材料により構成してもよい。
次に、図2を参照して、このように構成された電気ヒューズ200を電流により切断する手順を説明する。電気ヒューズ200は、第1のヒューズリンク202を介して第2のヒューズリンク204のヒューズリンクに第1の電流を流して第2のヒューズリンク204を切断する工程と、第1の電流よりも電流値が高い第2の電流を第1のヒューズリンク202に流して第1のヒューズリンク202を切断する工程とにより切断される。
後述するように、半導体装置100は、複数の電気ヒューズ200を含むことができる。判定回路210の制御により、切断対象の電気ヒューズ200が適宜選択される。本実施の形態において、切断対象として選択された電気ヒューズ200においては、第1のヒューズリンク202および第2のヒューズリンク204がそれぞれ切断される。
ここで、電源線220は電源に接続されており、電源電圧Vddが印加されている。まず、第2のトランジスタ208をオンとするとともに第1のトランジスタ206をオフとする。これにより、電源線220からの電流が第1のヒューズリンク202および第2のヒューズリンク204に流れる(図2(a))。これにより、切断されやすい方の第2のヒューズリンク204が切断される(図2(b))。このとき、第1のヒューズリンク202は、第2のヒューズリンク204よりも切断されにくいので、第2のヒューズリンク204が切断されるまでは配線として機能する。第2のヒューズリンク204が切断されると電気ヒューズ200に電流が流れなくなる。
つづいて、第1のトランジスタ206をオンにするとともに第2のトランジスタ208をオフとする。これにより、電源線220からの電流が第1のヒューズリンク202に電流が流れ(図2(c))、第1のヒューズリンク202が切断される(図2(d))。ここで、第1のヒューズリンク202を切断する際には、第2のヒューズリンク204を切断する際に流す電流値よりも高い電流値の電流を流すことができる。
以上の処理により、電気ヒューズ200において、2つのヒューズリンクをそれぞれ確実に切断することができる。本実施の形態において、2つのヒューズリンクの切断のされやすさが異なる。そのため、一つの電源線からの電流を切断されにくい方のヒューズリンクを配線として用いて当該ヒューズリンクを介して他方の切断されやすいヒューズリンクに流して切断することができる。次いで、切断されにくい方のヒューズリンクに独立に電流を流すことにより、切断されにくいヒューズリンクを切断することができる。これにより、電流供給源を増やさなくても2つのヒューズリンクを切断することができ、簡易な構成で、2つのヒューズリンクを独立に切断することができる。
次に、図3を参照して、本実施の形態における電気ヒューズ200の切断状態を判定する手順を説明する。
ここで、判定対象の電気ヒューズ200に接続された判定回路210から所定の信号を出力するとともに、電源線220を接地する。この状態で、電源線220との導通を検出することにより、判定対象の電気ヒューズ200が切断されているか否かを判定することができる。
本実施の形態における電気ヒューズ200のように、第1のヒューズリンク202と第2のヒューズリンク204が直列に接続された構成とすることにより、第1のヒューズリンク202および第2のヒューズリンク204の少なくとも一方が切断されている場合には、電気ヒューズ200が切断されていると判定される。そのため、電気ヒューズ200の切断処理後の熱処理工程等において第1のヒューズリンク202および第2のヒューズリンク204の再接続が生じる可能性がある場合でも、電気ヒューズ200の再接続率を二乗単位で低減することができる。また、本実施の形態において、電源線220に複数の電気ヒューズ200が接続されている場合でも、各電気ヒューズ200の切断状態を個別に判定することができる。
電気ヒューズ200において、直列に接続された第1のヒューズリンク202と第2のヒューズリンク204とを独立に切断するためには、たとえば図6に示したように、第1のヒューズリンク202に電源電圧を印加するための電源線220に加えて、第2のヒューズリンク204側にさらに電源線221を追加した構成が考えられる。しかし、このような構成とすると、判定回路210により判定対象として切断された電気ヒューズ200の切断状態を判定する場合でも、破線で示したように、電源線221を介して判定対象以外の切断されていない他の電気ヒューズ200を介して電流が流れてしまい、正しい判定が行えないという問題が生じる。本実施の形態において、上述したように、第1のヒューズリンク202を配線として機能させて第2のヒューズリンク204を切断する方法を用いることにより、一つの電源供給源により2つのヒューズリンクを独立に切断することができる。これにより、判定回路210による判定も正確に行うことができる。
図4は、本実施の形態における半導体装置100の構成を模式的に示す図である。
図4(a)は、半導体装置100の上面図を部分的に示す図である。ここでは、第1のヒューズリンク202が銅含有金属膜により構成され、第2のヒューズリンク204がポリシリコン膜により構成された場合の例を示す。図4(b)は、図4(a)のA−A’断面図である。半導体装置100は、半導体基板102と、その上に形成されたフィールド絶縁膜104と、その上に形成された第2のヒューズリンク204と、その上に形成された層間絶縁膜(不図示)と、その上に形成された第1のヒューズリンク202とを含む。第2のヒューズリンク204は、MOSトランジスタのゲート電極と同じ層に、ゲート電極と同一工程で形成することができる。第2のヒューズリンク204と第1のヒューズリンク202とは、層間絶縁膜中に形成された第1のプラグ230を介して電気的に接続することができる。
また、図4(a)に示したように、電源線220は、銅含有金属膜により構成することができ、第1のヒューズリンク202と同じ層に形成することができる。第1のヒューズリンク202は、第2のプラグ232を介して第1のトランジスタ206のソース・ドレイン電極の一方に接続される。また、第2のヒューズリンク204は、第3のプラグ234を介して、第2のトランジスタ208のソース・ドレイン電極の一方に接続される。
以上のような構成とすると、第1のヒューズリンク202や第2のヒューズリンク204をMOSトランジスタや電源線220等他の素子と同時に形成することができ、簡易な工程で電気ヒューズ200を形成することができる。
他の例として、電気ヒューズ200は、半導体基板上に設けられるものであればどのようなレベルに形成されてもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、電気ヒューズ200が2つのヒューズリンクを含む構成を示したが、電気ヒューズ200は、3つ以上のヒューズリンクを含む構成とすることもできる。この場合も、各ヒューズリンクは、たとえば切断されにくい順に電源線に近い方から順に直列に接続され、トランジスタ等のスイッチ素子により、それぞれ独立に電圧印加可能に構成することができる。これにより、複数のヒューズリンクを含む電気ヒューズの各ヒューズリンクを確実に切断することができる。このような構成で、電気ヒューズ200に含まれるヒューズリンクの数を増やすことにより、再接続率を大幅に低減することができる。
電気ヒューズ200の第1のヒューズリンク202および第2のヒューズリンク204は、種々の形状に形成することができる。たとえば、第1のヒューズリンク202や第2のヒューズリンク204は、特許文献2や特許文献3に記載されたように、折り返し部分を有する構成とすることもできる。
また、以上の実施の形態において、電気ヒューズ200のヒューズリンクを構成する材料として銅含有金属膜やポリシリコン膜を例として説明したが、これら以外の材料も適宜用いることができる。とくに、エレクトロマイグレーション等により再接続が生じるような材料によりヒューズリンクを構成した場合、本発明を適用することが有用である。
図5は、本発明の実施の形態における電気ヒューズのまた他の例を示す回路図である。
半導体装置100は、図1に示した第1のトランジスタ206および第2のトランジスタ208にかえて、第3のトランジスタ250および第4のトランジスタ252を含む。この構成において、まず、第1のヒューズリンク202を切断する。第1のヒューズリンク202を切断する際には、第4のトランジスタ252をオンとするとともに第3のトランジスタ250をオフとする。これにより、第1のヒューズリンク202に電源線220からの電流が流れ、第1のヒューズリンク202が切断される。つづいて、第2のヒューズリンク204を切断する際には、第3のトランジスタ250および第4のトランジスタ252をオンとする。これにより、第3のトランジスタ250、第2のヒューズリンク204および第4のトランジスタ252の順に電源線220からの電流が流れ、第2のヒューズリンク204が切断される。
以上のように、電気ヒューズ200を切断するための構成は種々の形態とすることができる。ただし、図5に示したような構成とすると、第2のヒューズリンク204を切断する際に、第3のトランジスタ250および第4のトランジスタ252を介して電流が流れるため、第3のトランジスタ250および第4のトランジスタ252の大きさを大きくする必要が生じる。そのため、半導体装置100を微細化するという観点からは、図1に示した構成の方が好ましい。
本発明の実施の形態における電気ヒューズを含む半導体装置の構成を示す回路図である。 本発明の実施の形態において、電気ヒューズを切断する手順を説明する図である。 本発明の実施の形態において、電気ヒューズの接続状態を判定する手順を説明する図である。 本実施の形態における半導体装置の構成を模式的に示す図である。 本発明の実施の形態における電気ヒューズのまた他の例を示す回路図である。 2つの電源線を用いて電気ヒューズを切断する構成を示す図である。
符号の説明
100 半導体装置
102 半導体基板
104 フィールド絶縁膜
200 電気ヒューズ
202 第1のヒューズリンク
204 第2のヒューズリンク
205 端子
206 第1のトランジスタ
208 第2のトランジスタ
210 判定回路
220 電源線
221 電源線
250 第3のトランジスタ
252 第4のトランジスタ

Claims (8)

  1. 半導体基板と、
    該半導体基板上に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズと、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクの間に設けられた第1端子と、
    前記第1のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第2端子と、
    前記第2のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第3端子と、
    前記第1端子に接続され、前記第1のヒューズリンクを切断するための電流を流すことの出来る第1スイッチング素子と、
    前記第3端子に接続され、前記第2のヒューズリンクを切断するための電流を流すことの出来る第2スイッチング素子と、
    前記第2端子に接続された電源と、
    を備え、
    前記第1のヒューズリンクは、前記第2のヒューズリンクよりも切断するのに必要な電流値が大きくなるように構成され
    前記第2のヒューズリンクを切断するときの電流経路に前記第1のヒューズリンクを含む様に構成されていることを特徴とする半導体装置。
  2. 半導体基板と、
    該半導体基板上に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズと、
    前記第1のヒューズリンクおよび前記第2のヒューズリンクの間に設けられた第1端子と、
    前記第1のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第2端子と、
    前記第2のヒューズリンクの前記第1端子が設けられた側とは反対側に設けられた第3端子と、
    前記第1端子に接続され、前記第1のヒューズリンクを切断するための電流を流すことの出来る第1スイッチング素子と、
    前記第3端子に接続され、前記第2のヒューズリンクを切断するための電流を流すことの出来る第2スイッチング素子と、
    前記第2端子に接続された電源と、
    を備え、
    前記第1のヒューズリンクは、前記第2のヒューズリンクよりも切断するのに必要な電流値が大きくなるように構成され
    前記第2のヒューズリンクを切断するときの電流経路に前記第1スイッチング素子を含む様に構成されていることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記第1スイッチング素子は、ソース・ドレインのいずれか一方が前記第1端子に接続されるとともにソース・ドレインのいずれか他方が接地された第1のトランジスタにより構成され
    前記第2スイッチング素子は、ソース・ドレインのいずれか一方が前記第3端子に接続されるとともにソース・ドレインのいずれか他方が接地された第2のトランジスタにより構成されている半導体装置。
  4. 請求項1から3いずれかに記載の半導体装置において、
    前記第1のヒューズリンクおよび第2のヒューズリンクは、異なる材料により構成された半導体装置。
  5. 請求項1から4いずれかに記載の半導体装置において、
    前記第1のヒューズリンクおよび第2のヒューズリンクは、異なる形状を有する半導体装置。
  6. 請求項1から5いずれかに記載の半導体装置において、
    前記第1のヒューズリンクは銅を主成分として含む銅含有金属膜により構成され、前記第2のヒューズリンクはポリシリコン膜により構成された半導体装置。
  7. 半導体基板の上部に設けられ、直列に接続された第1のヒューズリンクおよび第2のヒューズリンクを含む電気ヒューズを備え、
    前記第1のヒューズリンクを介して前記第2のヒューズリンクに第1の電流を流して前記第2のヒューズリンクを切断する工程と、
    前記第1の電流よりも電流値が高い第2の電流を前記第1のヒューズリンクに流して前記第1のヒューズリンクを切断する工程と、
    を含む半導体装置の製造方法。
  8. 請求項1から6いずれかに記載の半導体装置を製造する方法であって、
    前記第1のヒューズリンクを介して前記第2のヒューズリンクに電流を流して前記第2のヒューズリンクを切断する工程と、
    前記第1のヒューズリンクに電流を流して前記第1のヒューズリンクを切断する工程と、
    を含む半導体装置の製造方法。
JP2005327248A 2005-11-11 2005-11-11 半導体装置およびその製造方法 Active JP4865302B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005327248A JP4865302B2 (ja) 2005-11-11 2005-11-11 半導体装置およびその製造方法
US11/591,573 US7529147B2 (en) 2005-11-11 2006-11-02 Semiconductor device and method of fabricating the same
CNB2006101446320A CN100517714C (zh) 2005-11-11 2006-11-09 半导体器件及其制作方法
US12/379,917 US7835211B2 (en) 2005-11-11 2009-03-04 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327248A JP4865302B2 (ja) 2005-11-11 2005-11-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007134558A JP2007134558A (ja) 2007-05-31
JP4865302B2 true JP4865302B2 (ja) 2012-02-01

Family

ID=38039879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327248A Active JP4865302B2 (ja) 2005-11-11 2005-11-11 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US7529147B2 (ja)
JP (1) JP4865302B2 (ja)
CN (1) CN100517714C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827664B1 (ko) * 2006-12-26 2008-05-07 삼성전자주식회사 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법
JP2008282993A (ja) * 2007-05-10 2008-11-20 Toshiba Corp ヒュ−ズ装置、データ書き込み方法、データ読み出し方法及びデータ書き込み及び読み出し方法
JP5149576B2 (ja) * 2007-09-21 2013-02-20 パナソニック株式会社 半導体装置
US20120106016A1 (en) * 2010-10-27 2012-05-03 Thermaltherapeutic Systems, Inc. Fuse Link System For A Hyperthermia Apparatus
US20120105136A1 (en) * 2010-10-27 2012-05-03 Thermaltherapeutic Systems, Inc. Fuse link system for disposable component
US20130043556A1 (en) * 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US8803590B2 (en) * 2012-07-26 2014-08-12 Globalfoundries Singapore Pte. Ltd. High speed low power fuse circuit
JP6073705B2 (ja) 2013-02-26 2017-02-01 エスアイアイ・セミコンダクタ株式会社 ヒューズ回路及び半導体集積回路装置
US9214245B2 (en) 2014-01-23 2015-12-15 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device
US10181713B2 (en) * 2014-10-17 2019-01-15 Globalfoundries Inc. Methods of post-process dispensation of plasma induced damage protection component
US10461028B2 (en) * 2016-07-22 2019-10-29 Semiconductor Components Industries, Llc Semiconductor device including a vertical one-time programmable fuse that includes a conductive layer and a resistive material and a method of making the same
CN109493909B (zh) 2018-11-21 2021-06-25 上海华虹宏力半导体制造有限公司 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
CN113394195B (zh) * 2020-03-13 2023-05-26 长鑫存储技术有限公司 半导体结构及其形成方法、熔丝阵列
JP7370291B2 (ja) * 2020-03-30 2023-10-27 エイブリック株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769791A (en) * 1986-08-06 1988-09-06 Advanced Micro Devices, Inc. On-chip pulse-width control circuit for SRAM memories
JPH01201949A (ja) * 1988-02-08 1989-08-14 Nec Corp 半導体集積回路
JPH0338861A (ja) * 1989-07-05 1991-02-19 Nec Corp 半導体装置
EP1227504B1 (en) * 1991-08-28 2004-08-04 Oki Electric Industry Co., Ltd. Semiconductor memory device
US5508969A (en) * 1993-01-08 1996-04-16 Integrated Device Technology, Inc. Adjacent row shift redundancy circuit having signal restorer coupled to programmable links
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US6014052A (en) * 1997-09-29 2000-01-11 Lsi Logic Corporation Implementation of serial fusible links
US6021078A (en) * 1998-01-27 2000-02-01 Motorola, Inc. Fuse circuit and method therefor which minimizes fuse grow back effect
JPH11297837A (ja) 1998-04-08 1999-10-29 Seiko Epson Corp 半導体装置
US6227637B1 (en) * 1998-05-14 2001-05-08 Lsi Logic Corporation Circuit and method for encoding and retrieving a bit of information
US6356496B1 (en) * 2000-07-07 2002-03-12 Lucent Technologies Inc. Resistor fuse
JP2004063518A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体装置
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
JP4364515B2 (ja) * 2003-01-09 2009-11-18 Okiセミコンダクタ株式会社 ヒューズレイアウト,及びトリミング方法
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
KR100535648B1 (ko) * 2004-04-20 2005-12-08 주식회사 하이닉스반도체 블럭 선택 회로
US7176551B2 (en) * 2004-05-19 2007-02-13 United Microelectronics Corp. Fuse structure for a semiconductor device
JP2006210718A (ja) * 2005-01-28 2006-08-10 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7190044B1 (en) * 2005-08-30 2007-03-13 United Microelectronics Corp. Fuse structure for a semiconductor device

Also Published As

Publication number Publication date
US7835211B2 (en) 2010-11-16
US7529147B2 (en) 2009-05-05
US20090174029A1 (en) 2009-07-09
US20070108550A1 (en) 2007-05-17
JP2007134558A (ja) 2007-05-31
CN1964047A (zh) 2007-05-16
CN100517714C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
JP4865302B2 (ja) 半導体装置およびその製造方法
JP5536824B2 (ja) 半導体装置およびその製造方法
US9620449B2 (en) Semiconductor device having a fuse element
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP2005039220A (ja) 半導体装置
JP2009252870A (ja) 半導体装置
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
JP2007073625A (ja) 半導体装置およびその製造方法
JP2007073624A (ja) 半導体装置
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
JP2009141266A (ja) 半導体装置
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
CN100517686C (zh) 半导体设备
CN102956635A (zh) 与esd/过电压/反极性保护相组合的集成先进铜熔丝
JP2012129403A (ja) 半導体装置及びその製造方法
US9111934B2 (en) Semiconductor device
JP5331408B2 (ja) 半導体装置
JP2007088435A (ja) 半導体装置およびその製造方法
CN105762137B (zh) 熔丝结构以及其监控方式
JP2011023391A (ja) 電子部品装置および変化部品の製造方法
JP2005166799A (ja) 半導体装置の製造方法
JP2014086614A (ja) 半導体抵抗素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4865302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350