CN109493909B - 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 - Google Patents

电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 Download PDF

Info

Publication number
CN109493909B
CN109493909B CN201811392950.8A CN201811392950A CN109493909B CN 109493909 B CN109493909 B CN 109493909B CN 201811392950 A CN201811392950 A CN 201811392950A CN 109493909 B CN109493909 B CN 109493909B
Authority
CN
China
Prior art keywords
fuse
electrically programmable
programming
unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811392950.8A
Other languages
English (en)
Other versions
CN109493909A (zh
Inventor
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811392950.8A priority Critical patent/CN109493909B/zh
Publication of CN109493909A publication Critical patent/CN109493909A/zh
Priority to US16/423,923 priority patent/US10811113B2/en
Application granted granted Critical
Publication of CN109493909B publication Critical patent/CN109493909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

一种电可编程熔丝电路以及电可编程熔丝编程方法、检测方法，电可编程熔丝电路包括：串联的多个熔丝单元，每一熔丝单元的两端中，其中一端连接该熔丝单元对应的第一编程端，另一端经由晶体管连接该熔丝单元对应的第二编程端。本发明技术方案能够提升电可编程熔丝的可靠性。

Description

电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种电可编程熔丝电路以及电可编程熔丝编程方法、检测方法。
背景技术
随着半导体工艺的微小化以及复杂度的提高，半导体元件也变得更容易受到各种缺陷或杂质的影响，而单一导线、二极管或者晶体管等的失效往往导致整个芯片发生缺陷。为了解决这个问题，会在集成电路中形成一些熔丝，以确保集成电路的可利用性。
在现有技术中，电可编程熔丝(Electrically Programmable Fuse，eFuse)为半导体集成电路常用的器件，其中，电可编程熔丝又可以称为电可编程的硅化物多晶硅熔丝，例如利用电子迁移(Electromigration，EM)特性编程的多晶硅熔丝(Poly Fuse)。并且所述电可编程熔丝可以与逻辑的互补金属氧化物半导体(CMOS)工艺完全兼容、操作简单、体积小且能够提供更高的灵活性。
在现有技术中，电可编程熔丝电路通常包括一个熔丝单元，所述熔丝单元可以包括半导体衬底、多晶硅结构以及金属硅化物。通常设置所述熔丝单元的第一端与电源阳极耦接，所述熔丝单元的第二端与电源阴极耦接，以在对电可编程熔丝进行熔断时，通过输入电流，熔断所述熔丝单元的第一端与第二端之间的金属硅化物，以切断所述第一端与第二端之间的电流，完成编程。
但是，对电可编程熔丝的测试通常是芯片测试(Chip Probe)的最后一步，一旦电可编程熔丝失效，将导致芯片的测试未通过，降低芯片的良率。
发明内容
本发明解决的技术问题是如何提升电可编程熔丝的可靠性。
为解决上述技术问题，本发明实施例提供一种电可编程熔丝电路，电可编程熔丝电路包括：串联的多个熔丝单元，每一熔丝单元的两端中，其中一端连接该熔丝单元对应的第一编程端，另一端经由晶体管连接该熔丝单元对应的第二编程端。
可选的，各个熔丝单元对应的晶体管由相同的控制电压控制导通或关断。
可选的，各个熔丝单元对应的晶体管由各自独立的栅极控制电压控制导通或关断。
可选的，相邻串联的两个熔丝单元共用同一第一编程端，或共用第二编程端。
可选的，共用第二编程端的两个熔丝单元经由同一晶体管连接至共用的第二编程端。
可选的，所述熔丝单元的第一编程端用于接收电源电压，所述熔丝单元的第二编程端接地。
本发明实施例还公开了一种电可编程熔丝编程方法，可编程熔丝编程方法包括：在各个熔丝单元对应的第一编程端施加电源电压；控制各个熔丝单元对应的晶体管导通，以使得电流流过所述熔丝单元。
可选的，各个熔丝单元对应的第一编程端的电源电压是同时施加的，或者，是按照时序控制信号指示的顺序施加的。
可选的，所述控制各个熔丝单元对应的晶体管导通包括：控制各个熔丝单元对应的晶体管同时导通；或者控制各个熔丝单元对应的晶体管按照时序控制信号指示的顺序导通。
本发明实施例还公开了一种电可编程熔丝状态检测方法，包括：断开各个熔丝单元对应的第一编程端，并控制各个熔丝单元对应的晶体管关断；控制检测电流流过所述电可编程熔丝电路中的各个熔丝单元；检测串联的多个熔丝单元的总电压；根据所述总电压确定所述串联的多个熔丝单元是否编程成功。
可选的，所述根据所述总电压确定所述串联的多个熔丝单元是否编程成功包括：如果所述总电压大于预设阈值，则确定所述串联的多个熔丝单元编程成功。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案的电可编程熔丝电路包括串联的多个熔丝单元，每一熔丝单元的两端中，其中一端连接该熔丝单元对应的第一编程端，另一端经由晶体管连接该熔丝单元对应的第二编程端。相对于现有技术中单个熔丝单元失效导致整个芯片无法使用，本发明技术方案的电可编程熔丝电路包括串联的多个熔丝单元，从而降低单个熔丝单元失效对整个电可编程熔丝电路的影响，也即保证单个熔丝单元失效时电可编程熔丝电路仍然能够正常工作，进而保证电可编程熔丝的可靠性。
进一步地，相邻串联的两个熔丝单元共用同一第一编程端，或共用第二编程端。本发明技术方案中，通过相邻串联的两个熔丝单元共用电源电压或晶体管可以降低电路成本。
附图说明
图1是现有技术中一种电可编程熔丝电路的示意图；
图2是本发明实施例一种电可编程熔丝电路的示意图；
图3是本发明实施例另一种电可编程熔丝电路的示意图；
图4至图7是本发明实施例四种典型的电可编程熔丝电路的示意图
图8是本发明实施例一种电可编程熔丝编程方法的流程图；
图9是本发明实施例一种电可编程熔丝状态检测方法的流程图。
具体实施方式
如背景技术中所述，对电可编程熔丝的测试通常是芯片测试(Chip Probe)的最后一步，一旦电可编程熔丝失效，将导致芯片的测试未通过，降低芯片的良率。
参照图1，图1是现有技术中一种电可编程熔丝电路的示意图。
所述电可编程熔丝电路包括熔丝单元10，熔丝单元10的一端可以与电源阳极11连接，所述电可编程熔丝结构10的另一端可以与电源阴极12连接，并且电可编程熔丝结构10的另一端可以作为晶体管的漏极。其中，所述晶体管还可以包括栅极(Gate)13以及源极(Source)14。
在利用现有技术的电可编程熔丝电路进行编程时，一旦熔丝单元10失效，也即熔丝单元中金属硅化物被熔断后，熔丝单元的电阻变化较小，将导致整个电可编程熔丝电路无法使用。
相对于现有技术中单个熔丝单元失效导致整个芯片无法使用，本发明技术方案的电可编程熔丝电路包括串联的多个熔丝单元，从而降低单个熔丝单元失效对整个电可编程熔丝电路的影响，也即保证单个熔丝单元失效时电可编程熔丝电路仍然能够正常工作，进而保证电可编程熔丝的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明技术方案的电可编程熔丝电路可以包括串联的多个熔丝单元。每一熔丝单元的两端中，其中一端连接该熔丝单元对应的第一编程端，另一端经由晶体管连接该熔丝单元对应的第二编程端。
图2是本发明实施例一种电可编程熔丝电路的示意图。
图2所示的电可编程熔丝电路包含串联的两个熔丝单元：熔丝单元201和熔丝单元202。熔丝单元201的两端中，其中一端连接该熔丝单元201对应的第一编程端，另一端经由晶体管M连接该熔丝单元201对应的第二编程端。熔丝单元202的两端中，其中一端连接该熔丝单元202对应的第一编程端，另一端经由晶体管M连接该熔丝单元202对应的第二编程端。
具体地，晶体管M漏极连接熔丝单元201和熔丝单元202两端中的其中一端，晶体管M的栅极23接收栅极控制电压，晶体管M的源极24接地。
在一个非限制性的实施例中，第一编程端用于接收电源电压VF，第二编程端接地。
本实施例中，单个电可编程熔丝结构包含至少串联的两个熔丝单元，在其中一个熔丝单元失效，另一个熔丝单元有效时(也即处于高阻态)，由于熔丝单元之间是相互串联的，因此电可编程熔丝电路仍处于高阻态，也即电可编程熔丝电路有效，从而降低单个熔丝单元失效对整个电可编程熔丝电路的影响，也即保证单个熔丝单元失效时电可编程熔丝电路仍然能够正常工作，进而保证电可编程熔丝的可靠性。
需要说明的是，电可编程熔丝电路中熔丝单元的数量以及晶体管M的数量可以根据实际的应用需求进行设置，例如可以是2、3、4等，本发明实施例对此不做限制。
具体地，继续参照图2，串联的两个熔丝单元的一端21可以作为电可编程熔丝电路的阴极，另一端22可以作为电可编程熔丝电路的阳极。或者，电可编程熔丝电路的一端21可以作为电可编程熔丝电路的阳极，另一端22可以作为电可编程熔丝电路的阴极。
具体地，电源电压VF可以是电压值高于预设阈值的高压。
在本发明一个非限制性的实施例中，继续参照图2，所述电可编程熔丝电路中相邻两个熔丝单元(也即熔丝单元201和熔丝单元202)共用晶体管M。也就是说，图2所示相邻两个熔丝单元均连接晶体管M的漏极。具体地，熔丝单元201的一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF，另一端连接晶体管M的漏极，其中熔丝单元202的一端连接晶体管M的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF。
在本发明一个非限制性的实施例中，请参照图3，所述电可编程熔丝电路中相邻两个熔丝单元共用同一第一编程端。
与图2所示实施例不同的是，本实施例中，电可编程熔丝电路包括两个晶体管，也即晶体管M1和晶体管M2。相邻两个熔丝单元共用同一第一编程端，以接收同一电源电压VF。具体地，熔丝单元201的一端连接晶体管M1的漏极，另一端连接该熔丝单元201对应的第一编程端，以用于接收电源电压VF；熔丝单元202的一端连接该熔丝单元202对应的第一编程端，以用于接收电源电压VF，另一端连接晶体管M2的漏极。
在本发明一个非限制性的实施例中，各个熔丝单元对应的晶体管由相同的控制电压控制导通或关断。
具体地，继续参照图3，电可编程熔丝电路包括多个晶体管(晶体管M1和晶体管M2)时，晶体管M1和晶体管M2由相同的控制电压控制导通或关断，也即晶体管M1的栅极23和晶体管M2的栅极23可以接收同一栅极控制电压，从而可以通过栅极控制电压同时控制晶体管M1和晶体管M2的导通、截止。
在本发明另一个非限制性的实施例中，各个熔丝单元对应的晶体管由各自独立的栅极控制电压控制导通或关断。
具体地，继续参照图3，晶体管M1和晶体管M2由各自独立的栅极控制电压控制导通或关断，也即晶体管M1的栅极23和晶体管M2的栅极23可以分别接收栅极控制电压，从而可以通过栅极控制电压分别控制晶体管M1和晶体管M2的导通、截止。
在本发明一个非限制性的实施例中，所述电可编程熔丝电路中每一熔丝单元的一端共用同一第一编程端，以在同一时刻接收同一电源电压VF。
具体地，继续参照图2，熔丝单元201和熔丝单元202的一端均共用同一第一编程端，以接收同一电源电压VF，从而可以通过该电源电压VF同时对熔丝单元201和熔丝单元202进行编程(program)。
在本发明另一个非限制性的实施例中，所述电可编程熔丝电路中各个熔丝单元对应的第一编程端可以在不同时刻接收电源电压VF。
具体地，继续参照图2，熔丝单元201和熔丝单元202的一端对应的第一编程端可以在不同时刻接收电源电压VF，从而可以通过在不同时刻接收电源电压VF，实现分别对熔丝单元201和熔丝单元202进行编程。
图4和图5示出了电可编程熔丝电路包括三个熔丝单元(也即熔丝单元201、熔丝单元202和熔丝单元203)的场景。在本场景下，电可编程熔丝电路包括两个晶体管(也即晶体管M1和晶体管M2)。
具体地，在图4所示电可编程熔丝电路中，熔丝单元201一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1，另一端耦接晶体管M1的漏极；熔丝单元202一端耦接晶体管M1的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2；熔丝单元203一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2，另一端耦接晶体管M2的漏极。换言之，熔丝单元201和熔丝单元202经由同一晶体管M1接地；熔丝单元202和熔丝单元203共用同一第一编程端。
与图4所示电可编程熔丝电路不同的是，图5所示可编程熔丝电路采用了不同的连接方式。具体地，熔丝单元201一端耦接晶体管M1的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1；熔丝单元202一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1，另一端耦接晶体管M2的漏极；熔丝单元203一端耦接晶体管M2的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2。换言之，熔丝单元201和熔丝单元202共用同一第一编程端；熔丝单元202和熔丝单元203经由同一晶体管M2接地。
需要说明的是，电源电压VF1和电源电压VF2可以是同一电源电压，也可以是不同的电源电压。
图6和图7示出了电可编程熔丝电路包括四个熔丝单元(也即熔丝单元201、熔丝单元202、熔丝单元203和熔丝单元204)的场景。
具体地，在图6所示电可编程熔丝电路中，熔丝单元201一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1，另一端耦接晶体管M1的漏极；熔丝单元202一端耦接晶体管M1的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2；熔丝单元203一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2，另一端耦接晶体管M2的漏极；熔丝单元203一端耦接晶体管M2的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF3，熔丝单元204一端耦接晶体管M2的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF3。换言之，熔丝单元201和熔丝单元202经由同一晶体管M1接地；熔丝单元202和熔丝单元203共用同一第一编程端，熔丝单元203和熔丝单元204经由同一晶体管M2接地。
与图6所示电可编程熔丝电路不同的是，图7所示可编程熔丝电路采用了不同的连接方式。具体地，熔丝单元201一端耦接晶体管M1的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1；熔丝单元202一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF1，另一端耦接晶体管M2的漏极；熔丝单元203一端耦接晶体管M2的漏极，另一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2，熔丝单元204一端连接该熔丝单元对应的第一编程端，以用于接收电源电压VF2，另一端耦接晶体管M3的漏极。换言之，熔丝单元201和熔丝单元202共用同一第一编程端1；熔丝单元202和熔丝单元203经由同一晶体管M2接地，熔丝单元203和熔丝单元204共用同一第一编程端。
本领域技术人员应当理解的是，电可编程熔丝电路包括5个、6个甚至更多熔丝单元时，具体的电路连接方式可参照前述实施例，此处不再赘述。
本申请发明人对图6和图7所示电可编程熔丝电路的有效性进行了验证。电可编程熔丝电路以及电可编程熔丝电路中各个熔丝单元在编程前后的电阻请参照表1。
表1
Figure BDA0001874479180000081
如表1所示，熔丝单元201、熔丝单元202和熔丝单元203的电阻在编程前后的变化率超过1000，熔丝单元201、熔丝单元202和熔丝单元203是有效的。熔丝单元204的电阻在编程前后的变化率为100，编程后电阻较小，熔丝单元204失效。由于电可编程熔丝电路中熔丝单元201、熔丝单元202、熔丝单元203和熔丝单元204相串联，因此电可编程熔丝电路的整体电阻在编程前后的变化率为1150，电可编程熔丝电路是有效的。
由此，电可编程熔丝电路中单个熔丝单元的失效不会影响整个电可编程熔丝电路的性能，电可编程熔丝电路仍然能够正常工作。
本发明一个非限制性的实施例中，本发明实施例还公开了一种电可编程熔丝电路的电可编程熔丝编程方法。请参照图8，电可编程熔丝编程方法可以包括以下步骤：
步骤S801：在各个熔丝单元对应的第一编程端施加电源电压；
步骤S802：控制各个熔丝单元对应的晶体管导通，以使得电流流过所述熔丝单元。
本实施例中，通过步骤S801和步骤S802，可以使得电可编程熔丝电路中所有熔丝单元与其耦接的晶体管形成通路，实现对各个熔丝单元中金属硅化物的熔断，进而实现对各个熔丝单元的编程。
本发明一个非限制性的实施例中，各个熔丝单元对应的第一编程端的电源电压是同时施加的，并且控制各个熔丝单元对应的晶体管同时导通。
本发明实施例可以实现对电可编程熔丝电路中所有熔丝单元的同时编程。
需要说明的是，对电可编程熔丝电路中所有熔丝单元同时编程时，电路中的电路较大，晶体管的尺寸需要相应的增大。
本发明另一个非限制性的实施例中，各个熔丝单元对应的第一编程端的电源电压是按照时序控制信号指示的顺序施加的，并且控制各个熔丝单元对应的晶体管按照时序控制信号指示的顺序导通。
本实施例中，在某一时刻，仅有一个电源电压施加在所述电可编程熔丝电路，并且仅有一个栅极控制电压施加在一个晶体管的栅极，故而可以实现在当前时刻仅对单个熔丝单元中金属硅化物进行熔断，从而实现在当前时刻仅对单个熔丝单元进行编程。
本发明实施例可以实现分别对电可编程熔丝电路中各个熔丝单元的编程。
本发明一个非限制性的实施例中，请参照图9，电可编程熔丝状态检测方法可以包括以下步骤：
步骤S901：断开各个熔丝单元对应的第一编程端，并控制各个熔丝单元对应的晶体管关断；
步骤S902：控制检测电流流过所述电可编程熔丝电路中的各个熔丝单元；
步骤S903：检测串联的多个熔丝单元的总电压；
步骤S904：根据所述总电压确定所述串联的多个熔丝单元是否编程成功。
具体实施中，由于编程后的熔丝单元电阻较大，在施加电流后其两端电压也较大，因此通过对电可编程熔丝电路施加电流，并检测串联的多个熔丝单元的总电压，可以判断其状态。
具体地，如果所述总电压小于预设阈值，则确定所述串联的多个熔丝单元处于非高阻态，也即编程未成功。
进一步地，如果单个熔丝单元两端的电压大于预设门限，则还可以确定所述熔丝单元的状态对应第一比特值，所述第一比特值表示编程成功，也即熔丝单元处于高阻态。
本实施例中，每一熔丝单元的状态可以采用比特来表示，例如1表示高阻态，0表示非高阻态。那么串联的多个熔丝单元的状态可以是比特串，比特串中每一比特对应一个熔丝单元的状态，比特串中比特的数量与电可编程熔丝电路中熔丝单元的数量相同。
具体地，熔丝单元处于高阻态时，表示该熔丝单元不能被编程；反之，熔丝单元处于非高阻态时，表示该熔丝单元能够被编程。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种电可编程熔丝电路，其特征在于，包括：
串联的多个熔丝单元，每一熔丝单元的两端中，其中一端连接该熔丝单元对应的第一编程端，另一端经由晶体管连接该熔丝单元对应的第二编程端；
相邻串联的两个熔丝单元共用第二编程端，共用第二编程端的两个熔丝单元经由同一晶体管连接至共用的第二编程端，所述熔丝单元的第一编程端用于接收电源电压，所述熔丝单元的第二编程端接地，相邻串联的两个熔丝单元对应的第一编程端在不同时刻接收电源电压。
2.根据权利要求1所述的电可编程熔丝电路，其特征在于，各个熔丝单元对应的晶体管由相同的控制电压控制导通或关断。
3.根据权利要求1所述的电可编程熔丝电路，其特征在于，各个熔丝单元对应的晶体管由各自独立的栅极控制电压控制导通或关断。
4.一种基于权利要求1至3任一项所述的电可编程熔丝电路的电可编程熔丝编程方法，其特征在于，包括：
在各个熔丝单元对应的第一编程端施加电源电压；
控制各个熔丝单元对应的晶体管导通，以使得电流流过所述熔丝单元。
5.根据权利要求4所述的电可编程熔丝编程方法，其特征在于，各个熔丝单元对应的第一编程端的电源电压是同时施加的，或者，是按照时序控制信号指示的顺序施加的。
6.根据权利要求4所述的电可编程熔丝编程方法，其特征在于，所述控制各个熔丝单元对应的晶体管导通包括：
控制各个熔丝单元对应的晶体管同时导通；
或者控制各个熔丝单元对应的晶体管按照时序控制信号指示的顺序导通。
7.一种基于权利要求1至3任一项所述的电可编程熔丝电路的电可编程熔丝状态检测方法，其特征在于，包括：
断开各个熔丝单元对应的第一编程端，并控制各个熔丝单元对应的晶体管关断；
控制检测电流流过所述电可编程熔丝电路中的各个熔丝单元；
检测串联的多个熔丝单元的总电压；
根据所述总电压确定所述串联的多个熔丝单元是否编程成功。
8.根据权利要求7所述的电可编程熔丝状态检测方法，其特征在于，所述根据所述总电压确定所述串联的多个熔丝单元是否编程成功包括：
如果所述总电压大于预设阈值，则确定所述串联的多个熔丝单元编程成功。
CN201811392950.8A 2018-11-21 2018-11-21 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 Active CN109493909B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811392950.8A CN109493909B (zh) 2018-11-21 2018-11-21 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
US16/423,923 US10811113B2 (en) 2018-11-21 2019-05-28 Electrically programmable fuse circuit, programming method for electrically programmable fuse, and state detection method for electrically programmable fuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811392950.8A CN109493909B (zh) 2018-11-21 2018-11-21 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法

Publications (2)

Publication Number Publication Date
CN109493909A CN109493909A (zh) 2019-03-19
CN109493909B true CN109493909B (zh) 2021-06-25

Family

ID=65697174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811392950.8A Active CN109493909B (zh) 2018-11-21 2018-11-21 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法

Country Status (2)

Country Link
US (1) US10811113B2 (zh)
CN (1) CN109493909B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096717B (zh) * 2020-01-08 2024-02-27 中芯国际集成电路制造(上海)有限公司 一种熔丝存储单元、存储阵列以及存储阵列的工作方法
CN113284549B (zh) * 2021-05-19 2022-05-31 展讯通信（上海）有限公司 芯片漏写电可编程熔丝的测试方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966339A (en) * 1998-06-02 1999-10-12 International Business Machines Corporation Programmable/reprogrammable fuse
CN1349259A (zh) * 2000-10-18 2002-05-15 三星电子株式会社 用于半导体集成电路的熔丝电路
CN1604233A (zh) * 2003-09-30 2005-04-06 艾格瑞系统有限公司 编程一次性可编程的存储器器件的装置和方法
CN1964047A (zh) * 2005-11-11 2007-05-16 恩益禧电子股份有限公司 半导体器件及其制作方法
CN101165888A (zh) * 2006-10-19 2008-04-23 国际商业机器公司 电可编程熔丝感测电路以及感测电可编程熔丝状态的方法
CN101611455A (zh) * 2007-08-13 2009-12-23 香港应用科技研究院有限公司 熔丝单元及其编程方法
CN102308338A (zh) * 2009-02-06 2012-01-04 赛鼎矽公司 高可靠性的otp存储器
CN105575436A (zh) * 2016-02-23 2016-05-11 中国科学院半导体研究所 可编程控制多晶熔丝电路及包含该电路的集成电路
CN106910525A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元阵列及其操作方法
US9984762B1 (en) * 2017-02-16 2018-05-29 Seagate Technology Llc Cascaded E-fuse switch circuits to control data backup in a storage device
CN108615718A (zh) * 2018-05-11 2018-10-02 上海华力集成电路制造有限公司 电熔丝电路及熔丝单元结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358576A (ja) * 2000-06-12 2001-12-26 Mitsubishi Electric Corp インバータ
KR100466984B1 (ko) * 2002-05-15 2005-01-24 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
JP2007116045A (ja) * 2005-10-24 2007-05-10 Elpida Memory Inc 半導体装置
US7532057B2 (en) 2006-10-19 2009-05-12 International Business Machines Corporation Electrically programmable fuse sense circuit
US7551497B2 (en) * 2007-09-20 2009-06-23 Mediatek Inc. Memory circuits preventing false programming
US8331126B2 (en) * 2010-06-28 2012-12-11 Qualcomm Incorporated Non-volatile memory with split write and read bitlines

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966339A (en) * 1998-06-02 1999-10-12 International Business Machines Corporation Programmable/reprogrammable fuse
CN1349259A (zh) * 2000-10-18 2002-05-15 三星电子株式会社 用于半导体集成电路的熔丝电路
CN1604233A (zh) * 2003-09-30 2005-04-06 艾格瑞系统有限公司 编程一次性可编程的存储器器件的装置和方法
CN1964047A (zh) * 2005-11-11 2007-05-16 恩益禧电子股份有限公司 半导体器件及其制作方法
CN101165888A (zh) * 2006-10-19 2008-04-23 国际商业机器公司 电可编程熔丝感测电路以及感测电可编程熔丝状态的方法
CN101611455A (zh) * 2007-08-13 2009-12-23 香港应用科技研究院有限公司 熔丝单元及其编程方法
CN102308338A (zh) * 2009-02-06 2012-01-04 赛鼎矽公司 高可靠性的otp存储器
CN106910525A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元阵列及其操作方法
CN105575436A (zh) * 2016-02-23 2016-05-11 中国科学院半导体研究所 可编程控制多晶熔丝电路及包含该电路的集成电路
US9984762B1 (en) * 2017-02-16 2018-05-29 Seagate Technology Llc Cascaded E-fuse switch circuits to control data backup in a storage device
CN108615718A (zh) * 2018-05-11 2018-10-02 上海华力集成电路制造有限公司 电熔丝电路及熔丝单元结构

Also Published As

Publication number Publication date
US20200160926A1 (en) 2020-05-21
CN109493909A (zh) 2019-03-19
US10811113B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
US9502424B2 (en) Integrated circuit device featuring an antifuse and method of making same
US6621324B2 (en) Redundant antifuse segments for improved programming efficiency
USRE35828E (en) Anti-fuse circuit and method wherein the read operation and programming operation are reversed
CN110036484B (zh) 电阻式随机存取存储器单元
US11984157B2 (en) Programmable interposers for electrically connecting integrated circuits
CN109493909B (zh) 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
CN103943624A (zh) 存储元件、半导体器件和写入方法
US20100134140A1 (en) Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
US9842802B2 (en) Integrated circuit device featuring an antifuse and method of making same
US9269428B2 (en) RRAM memory device and method thereof
US20150206595A1 (en) Antifuse array architecture
US11785766B2 (en) E-fuse
US8675385B2 (en) Semiconductor device having memory unit, method of writing to or reading from memory unit, and semiconductor device manufacturing method
US10748614B2 (en) Semiconductor device and programming method therefor
US9287000B1 (en) Three terminal fuse with FinFET
US20080062738A1 (en) Storage element and method for operating a storage element
JP6753104B2 (ja) 相補型スイッチユニットのプログラム方法、および半導体装置
US20050219911A1 (en) Non-volatile memory circuit and semiconductor device
US20200168275A1 (en) Writing apparatus and method for complementary resistive switch
US10355003B2 (en) Anti-fuses memory cell and memory apparatus
US9343150B2 (en) Programmable logic device with resistive change memories
US9276581B2 (en) Nonvolatile programmable logic switch
KR20190114218A (ko) 테스트 소자 그룹 및 이를 포함하는 반도체 웨이퍼
US8472234B2 (en) Anti-fuse circuit and integrated circuit including the same
WO2015148944A1 (en) Integrated circuit device featuring an antifuse and method of making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant