CN1604233A - 编程一次性可编程的存储器器件的装置和方法 - Google Patents

Abstract

断开形成在半导体器件上熔丝的方法和装置。该装置包括由CMOS器件形成和具有一个或两个控制端的半导体开关元件，这些控制端用于允许电流经过半导体开关元件流到熔丝，从而断开该熔丝。

Description

编程一次性可编程的 存储器器件的装置和方法

技术领域

本发明一般涉及集成电路存储器器件，尤其涉及编程一次性可编程的非易失性存储器器件的方法和装置。

背景技术

在当今的计算机、汽车、手机和媒体信息卡中用于存储数字数据的存储器器件是很多的。这些存储器器件或存储元件中的某些包括非易失性存储器，当从器件上移去电源时保持存储的数字数据。例如，整个引导过程中非易失性存储器指令指令计算机并存储蜂窝电话中用于发送和接收呼叫的指令和数据。从微波炉到重工业机器的所有类型的电子产品在这些非易失性存储元件中存储它们的操作指令。特定的非易失性存储器器件提供多种编程能力，用新的数据覆盖先前存储的信息。其它的非易失性器件只提供一次性编程。

另一类型的存储器器件，易失性存储器，当电源被移去时丢失存储的信息。动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)是两种类型的易失性存储元件。

只读存储器(ROM)是一种类型的永久数据存储的非易失性存储器。一旦存储在ROM器件中，数据不能被覆盖或被改变。在其整个制造过程中通过在选择的存储器单元中作出永久的电连接来“编程”ROM。由于整个设计阶段中编程ROM，只有通过重新设计ROM集成电路才能改变存储的信息。

可编程的只读存储器(PROM)是制造之后可编程的非易失性器件，但只可编程一次。在一种类型的PROM中每个存储器单元包括熔丝连接。通过断开或烧断选择单元中的熔丝连接来“编程”PROM，同时保持其它连接不动。制造商可以在制造过程中或之后编程PROM，或者以后购买者来编程PROM。有利地，制造商能提供用户可编程的单一的PROM硬件设计。通常，PROM包括用于从外部源接收电流的一个或多个外部引脚以断开熔丝连接。

可擦除可编程的只读存储器(EPROM)是另一种非易失性存储器器件，但EPROM可以按期望的被擦除和再编程。EPROM被电编程和使用通过包装中形成的可渗透紫外线的石英窗口的紫外线光来擦除。EEPROM(电擦除的可编程的只读存储器)又是另一种类型的可以被编程的只读存储器，电擦除和电再编程。

闪速EEPROM存储器是特别在电子器件中流行的一种类型的EEPROM非易失存储器，其中在存储器器件已经被制造和被插入在电子器件中之后用户期望增加或改变信息。例如，闪存允许用户在个人数字助理中增加的值和日历输入项以及擦除和再使用存储数字照相机拍照的图片的媒体卡。闪存器件不同于EEPROM器件，其中闪存允许整个数据库或大量的存储数据文字同时被擦除，而其他的EEPROM器件只允许同时擦除单字。比起闪存中相同的操作，在非闪速EEPROM中删除大量的存储块是很慢的处理过程。此外，闪速EEPROM典型的小于其它类型的EEPROM存储器器件。

抗熔丝(例如包括三氧化二镓或非晶硅)是另一种PROM非易失性存储器器件。抗熔丝在断开状态形成和到闭合状态可以被编程，使用高于集成电路的正常电源电压的电压。因此，抗熔丝的编程电路中的晶体管必须用高于常规晶体管的结击穿电压。此外，较新的集成电路处理技术使用减少的栅氧化层厚度，制造的器件需要较高的渗杂级，正好导致较低的结击穿电压。因此抗熔丝器件变得很难与先进的处理技术相兼容。此外，确定的抗熔丝材料不与标准的CMOS制造处理相兼容。

特定的非易失性存储器器件称作“一次性编程(OTP)”，包括抗熔丝器件，EPROM和PROM的存储器。OTP存储器可以被进一步再细划分为相对大阵列的存储器元素(单元)和相对少量的单元。具有较少单元的OTP器件被用于微调模拟电路器件参数(例如，熔丝被放置于短路或在串联电阻串内插入电阻器，借此调整全部的串电阻)和用于永久的存储相对少量的非可修改的数据比特，比如通过用外部芯片读取器读取存储的标识比特来用于提供集成电路的外部标识。

另一种类型的OTP非易失性存储器包括在集成电路的互连层中安置的传导熔丝存储元件。取决于选择的处理技术，传导层的材料包括多晶硅，金属或硅化物。确定的这些OTP器件包括上层互连结构上上形成的熔丝。其他的器件包括低级互连结构中形成的埋藏的熔丝。无论是形成在上级或低级互连结构中，形成的熔丝与互连结构相一致，通过增加熔丝特性到互连结构的掩模。

一种技术使用激光，用于编程(即烧断)互连结构顶层上的传导熔丝存储元件。集成电路掩模以暴露断开的熔丝，而且激光能量直接针对所选择的暴露的熔丝以断开他们。

图11示例了用于烧断一个或两个熔丝10和12的另一种现有技术的电路。熔丝10被连接在MOSFET16的源极/漏极15和接地之间。熔丝12被连接在MOSFET18的源极/漏极17和接地之间。MOSFET16和18的第二源极/漏极19和20分别被连接到电压或电流源。为烧断熔丝10，电压Vg1被送到MOSFET16的栅极21，打开MOSFET16和允许来自电压或电流源的大电流通过源极/漏极19，MOSFET通道和源极/漏极15通过熔丝10，断开熔丝材料。以相同的方式烧断熔丝12，通过MOSFET18，经过应用打开电压到MOSFET18的栅极22。需要电流烧断熔丝10和/或12，典型的大约是50mA，需要使用相当大的MOSFET。这些晶体管用大约500微米的栅极宽度消耗了1000平方微米规模的区域。因为它们的大尺寸，在最近的集成电路器件中制造MOSFET16和18比制造较小的MOSFET更昂贵并且还消耗集成电路上有价值的区域。

发明内容

教导了用于断开集成电路熔丝的装置。该装置是响应于电流的大容量半导体器件和可控制到关闭和打开状态。响应于打开状态，电流流过大容量半导体器件和熔丝，断开熔丝。响应于关闭状态，电流被禁止流过大容量半导体器件和熔丝，借此引起熔丝不被断开。

教导了用于通过可控制地让电流流过与熔丝串联连接的大容量半导体器件断开集成电路熔丝的方法。大容量半导体器件包括多个半导体pn结。正向偏压多个半导体pn结允许电流流过大容量半导体器件到熔丝以便断开熔丝。反向偏压多个半导体pn结的至少一个防止电流流过大容量半导体器件，从而保持熔丝处于关闭状态。

附图说明

根据下面示出于附图中的更具体的本发明的描述，本发明的前述和其他的特征将显而易见，其中相同的标号表示在所有不同附图中的相同的部分。附图没有必要成比例，重点是要说明本发明的原理。

图1是用于烧断一次性可编程熔丝的现有技术电路。

图2A示意地表示了三端半导体开关元件和图2B是集成电路中形成的半导体开关元件的截面图。

图3示意地显示了四端半导体开关元件。

图4示例了常规半导体开关元件的电压/电流特性。

图5示意的示例了根据本发明的教导的用于编程OTP器件熔丝的半导体开关元件。

图6是根据本发明的教导构成的存储器阵列示意图。

具体实施方式

在详述根据本发明的用于编程一次性可编程熔丝的具体方法和装置之前，应该注意本发明主要在于元件和方法步骤的新颖和非显而易见的组合。因此，通过附图中常规的元件和方法步骤表示创造性特征，这些元件和方法步骤仅显示了有关本发明的那些具体细节，以至于不会以细节模糊了公开内容，该细节对于读过在此公开的说明书的本领域技术人员来说很容易理解。

半导体开关元件(也称作可控硅整流器，SCR)是具有三或四端的四层pnpn器件，三或四端为阳极，阴极，和一个或两个栅极。三端半导体开关元件23被示意示例在图2A中。当阳极24(连接到阳极端24A)相对于阴极25(具有阴极端25A)被保持为正时，加到栅极26的相对短持续时间和相对低幅度触发电流脉冲(经栅极端26A)引起半导体开关元件导通以在阳极24和阴极25之间传导电流。在该传导状态中，半导体开关元件当作一个整流器。传导继续，即使在栅极端26A上的触发电流减少到零之后。只有当阳极24和阴极25之间的电流降到低于保持电流值时半导体开关元件关闭。由于通过材料块运载电流，而不是通过MOSFET中的表面区域，半导体开关元件通常具有比MOSFET高的电流率。

包括第二栅极28(和栅极端28A)的四端半导体开关元件27被示例在图3中。通过用送到栅极26的电流脉冲的相反极性的电流脉动栅极端28A可以帮助半导体开关元件27触发成打开状态。使用一个或两个栅极的半导体开关元件的操作是熟知的技术。

图4示例了典型的电压/电流半导体开关元件的特性曲线。垂直轴是器件电流和水平轴是阳极-阴极电压。当电压横跨半导体开关元件时，pn结30和31被正向偏压和np结32被反向偏压。参看图2A。反向偏压的结32保持电压横跨半导体开关元件23，用很小的传导电流保持半导体开关元件23处于高阻状态。通过从原始到指向标记V_block_1的线路在图4中示例了该条件。随着器件电压被增加，半导体开关元件23保持在高阻状态直到电压到达V_block_1，在该点上np结32击穿和器件进入雪崩传导。如图4所示，在雪崩传导中半导体开关元件电压降到值V_hold。一旦在该操作点上，半导体开关元件23闭锁成低阻状态，并被保持，只要半导体开关元件终端电压保持大于V_hold。如果电压降到低于V_hold，半导体开关元件切换回到关闭状态。

在半导体开关元件23的np结32中注入电荷减少了从V_block_1到V_block_trigger的阻塞电压，通过图4特性曲线显示。因此注入的电荷在较低电压上出发半导体开关元件成为传导。应用到本发明的教导，能够选择触发电压允许把选择的半导体开关元件触发成低阻状态，以便电流只通过需要被烧断以编程OTP器件的熔丝。根据本发明的教导也可以使用诸如半导体开关元件27的四端半导体开关元件来烧断OTP器件的熔丝。

常规的CMOS结构被示例在图2B中，包括一个n槽34和一个p区域或基片36。p+区域37和n+区域38形成在n槽34中。p+区域39和n+区域40形成在p区域或基片36内。通过箭头42A-42D表示把图2B的绘图掺杂到图2A的半导体器件层中。这样，在整个常规CMOS器件的制造过程中形成半导体开关元件。根据本发明的教导，针对OTP器件中的每个熔丝制造CMOS器件。把栅极触发电流提供到选择的半导体开关元件的栅极端，经打开适当的熔丝编成OTP。

图5示例了两个半导体开关元件50和52，如所示的，每个具有掺杂的p-类型或n-类型的四个区域。半导体开关元件50的p-类型区域54和半导体开关元件52的p-类型区域56被连接到电压源。在另一个实施例中，电流源代替电压源。MOSFET60的源极/漏极端58(其中MOSFET60操作成门控器件)被连接到半导体开关元件50的n类型区域62(即第一半导体开关元件栅极端)。MOSFET60的源极/漏极端64被连接到接地。

MOSFET66的源极/漏极端65(其中MOSFET66被操作成门控器件)被连接到半导体开关元件50的p-类型区域68(即第二半导体开关元件栅极端)。MOSFET66的源极/漏极端70响应于触发电压，V_trigger。

MOSFET60和66的栅极端71和72分别响应于选择指定的电压V_sel_2。熔丝74被连接到半导体开关元件50的n类型区域76。这样MOSFET60的源极-通道-漏极电路连接n-类型区域62到接地以响应栅极端71上的电压。同样的，MOSFET66的源极-通道-漏极电路连接p-类型域与68到V_trigger以响应栅极端72上的电压。

MOSFET80的源极/漏极端78被连接到半导体开关元件52的n-类型区域82(即第一半导体开关元件栅极端)。MOSFET80的源极/漏极端84被连接到地。MOSFET88的源极/漏极端86被连接到半导体开关元件52的p-类型区域90(即第二半导体开关元件栅极端)。MOSFET88的源极/漏极端92响应于触发电压，V_trigger。

MOSFET80和88的栅极端94和96分别响应于选择指定的电压V_sel_1。熔丝98连接在半导体开关元件52的接地和n-类型区域100之间。这样MOSFET80的源极-通道-漏极电路连接n-类型区域82到接地以响应栅极端94上的电压。同样的，MOSFET88的源极-通道-漏极电路连接p-类型域与90到V_trigger以响应栅极端96上的电压。

根据本发明烧断熔丝74和/或98，通过选择的把半导体开关元件50和52的其中之一触发成低阻状态(通过门控器件的操作，即MOSFET60，66，80和88)以使来自电源的电流通过被烧断的或断开的熔丝。

在根据本发明的一个实施例中，对于半导体开关元件50，电源的电压大于V_hold但小于V_block_1。正向偏压被提供给np结82/90，通过把电压V_sel_1(一个实施例中V_sel_1大约是3.3伏)提供到MOSFET80和88的栅极端94和96。MOSFET80和88打开并且通过V_trigger电压正向偏压pn结82/90。半导体开关元件52现在处于低阻状态和来自电源的电流流过半导体开关元件52和熔丝98，烧断熔丝98。如果在该时间过程中栅极电压被提供给MOSFET60和66，半导体开关元件50保持在高阻状态和熔丝74保持在闭合状态。

通过借助于如图所示施加电压V_sel_1或V_sel_2到所有的MOSFET60，66，80和88，把半导体开关元件50和52驱动成导通，可以断开两个熔丝74和98。为了断开熔丝74和保持熔丝98处于闭合状态，分别提供电压V_sel_2到MOSFET60和66的栅极71和72，同时MOSFET80和88保持处于关闭状态。为了断开熔丝98和保持熔丝74处于闭合状态，分别提供电压V_sel_2到MOSFET80和88的栅极94和96，同时MOSFET60和66保持处于关闭状态。

在图5的实施例中，所有的四个MOSFET60，66，80和88是N-通道MOSFET，通过正栅极(有效高)信号V_select_2或V_select_1被激活。在没示例的另一个实施例中，MOSFET66和88是P-通道MOSFET，通过互补于(有效低)栅极信号V_select_2或V_select_1的信号来激活。在没示例的又另一个实施例中，MOSFET60，66，80和88是P-通道MOSFET，通过互补于(有效低)栅极信号V_select_2或V_select_1的信号被激活。

在图5的实施例中，通过分别门控MOSFET60和66，或80和88到打开状态来控制半导体开关元件50和52。由于MOSFET60和66被连接到半导体开关元件50的第一和第二半导体开关元件栅极端，门控MOSFET60和66提供电压横跨pn结68/62，打开半导体开关元件50。在另一个实施例中，半导体开关元件50包括由MOSFET66单独控制的三端器件。同样的，如果半导体开关元件52是三端器件。MOSFET能单独控制半导体开关元件52的传导状态。在该实施例中，没有表示MOSFET60和80。

在另一实施例中，为断开选择的熔丝74和/或98，图5中的电源被保持在零伏而代替触发电压V_trigger，通过门控MOSFET60和66到打开状态，对于半导体开关元件50的np结62/68正向偏压的足够幅度的电压脉冲被提供给pn结62/68，并当脉冲结束已经注入半导体开关元件50的足够的少数载流子时，针对一段有少数载流子寿命确定的持续时间，保持保持半导体开关元件50处于传导状态(以毫秒数量级)。当处于传导状态时，电压大于V_hold和V_block_trig，但小于V_block_1，从电源被送到半导体开关元件50。作为响应，半导体开关元件50容易的切换到低阻状态和通过来自电源的电流流过半导体开关元件50来烧断熔丝74。

有利地，为实现根据本发明的半导体开关元件50或52所需要的区域，应该小到50平方微米，当与现有技术相比时，实质上实现了减少熔丝编程电路的区域。尽管本发明已经示例了使用pnpn半导体开关元件，但也能替换使用npnp半导体开关元件。

在本发明的一个实施例中，图6的存储器阵列120包括多个可寻址的行122和多个可寻址的列124。存储器单元126被放置在多个行122和列124的每一个的交叉点上。每个存储器单元126进一步包括诸如图5的半导体开关元件50的一个半导体开关元件(或另一个大容量半导体器件)，与其操作的MOSFET60和66以及诸如图5的熔丝74。根据本发明的教导，通过断开熔丝74编程每个存储器单元126。可替换的，熔丝74被保持在闭合状态。因此，通过断开有关确定存储器单元126的熔丝可以编程存储器阵列120以存储数据，同时保持其他的存储器单元126处于闭合状态。

已经公开了用于烧断或断开集成电路中熔丝的方法和装置。尽管已经示例和讨论了本发明的具体应用和例子，但在此公开的原理提供了以各种方式和各种结构实现本发明的基础。可能有许多变化落入本发明的范围内。本发明只由下面的权利要求书限定。

Claims (35)

1.一种通过可控地使电流通过集成电路熔丝而断开集成电路熔丝的装置，包括：

可控的大容量半导体器件；

用于控制大容量半导体器件的打开状态的元件；和

其中响应于大容量半导体器件的打开状态，电流通过熔丝，以便断开熔丝。

2.权利要求1的装置，其中大容量半导体器件包括半导体开关元件。

3.权利要求2的装置，其中半导体开关元件包括形成三个半导体结的交替掺杂类型的四个掺杂的区域。

4.权利要求3的装置，进一步包括偏压，其中四个掺杂的区域包括每个都由偏压正向偏置的第一和第二半导体结，和在第一和第二结之间的第三半导体结，其中只要半导体器件处于打开状态，第三半导体结被正向偏置，只要半导体器件处于关闭状态，第三半导体结被反向偏置。

5.权利要求4的装置，其中用于控制大容量半导体器件打开状态的元件正向偏置第三半导体结。

6.权利要求1的装置，其中大容量半导体器件包括在半导体基片中形成的第一、第二和第三掺杂区域，和其中半导体基片包括大容量半导体器件的第四掺杂区域。

7.权利要求6的装置，其中第一掺杂区域包括在第二掺杂物类型的阱中形成的第一掺杂物类型的掺杂区域，和其中第二区域包括第二掺杂物类型的阱，和其中第三区域包括第一掺杂物类型的基片区域，和其中第四区域包括在基片区域中形成的第二掺杂物类型的掺杂区域。

8.权利要求6的装置，其中在半导体器件的关闭状态中在第一和第二掺杂区域之间的结被正向偏置，第三和第四掺杂区域之间的结被正向偏置，以及第二和第三掺杂区域之间的结被反向偏置。

9.权利要求6的装置，其中在半导体器件的打开状态中，第二和第三掺杂区域之间的结被正向偏置。

10.权利要求1的装置，其中大容量半导体器件包括在CMOS半导体器件中形成的掺杂区域，该装置进一步包括第一、第二、第三和第四掺杂区域，以及其中第一掺杂区域包括在第二掺杂物类型的阱中形成的第一掺杂物类型的掺杂区域，以及其中第二区域包括阱，以及其中第三区域包括第一掺杂物类型的基片区域，以及其中第四掺杂区域包括在基片区域中形成的第二掺杂物类型的掺杂区域。

11.权利要求1的装置，其中用于控制大容量半导体器件的打开状态的元件包括MOSFET。

12.权利要求11的装置，其中当大容量半导体器件处于关闭状态时，大容量半导体器件的pn结被反向偏置，和其中MOSFET可控制成正向偏置pn结以切换大容量半导体器件到打开状态。

13.权利要求12的装置，其中MOSFET包括栅极端，响应于触发电压的第一源极/漏极端和连接到pn结的掺杂区域的第二源极/漏极端，和其中响应于施加到栅极端的信号MOSFET打开，该信号响应于施加触发电压到pn结的掺杂区域而正向偏置pn结。

14.权利要求1的装置，其中用于控制大容量半导体器件的打开状态的元件包括第一和第二MOSFET。

15.权利要求14的装置，其中当大容量半导体器件处于闭合状态时大容量半导体器件的pn结被反向偏置，和其中第一和第二MOSFET可控制成正向偏置pn结以切换大容量半导体器件到打开状态。

16.权利要求15的装置，其中第一MOSFET包括栅极端，响应于触发电压的第一源极/漏极端和连接到pn结的第一掺杂区域的第二源极/漏极端，和其中第二MOSFET包括栅极端，接地的第一源极/漏极端和连接到pn结的第二掺杂区域的第二源极/漏极端，和其中响应于施加到第一和第二MOSFET的栅极端的信号，第一和第二MOSFET打开，该信号响应于施加触发电压到pn结的第一掺杂区域而同时pn结的第二掺杂区域接地而正向偏置pn结。

17.一种用于可选择地控制流过集成电路熔丝的电流的装置，包括：

可控地响应于电流的半导体开关元件；

串联连接到半导体开关元件的熔丝；和

用于把半导体开关元件切换到打开状态的元件，其中半导体开关元件当处于打开状态时响应于电流，以便电流流过熔丝，和其中响应于电流熔丝断开。

18.权利要求17的装置，其中半导体开关元件包括相反掺杂类型的第一和第二掺杂区域，在两个掺杂区域之间形成第一半导体结，半导体开关元件进一步包括相反掺杂类型的第三和第四掺杂区域，在两个掺杂区域之间形成第二半导体结，和其中在第二和第三掺杂区域之间形成第三半导体结，和其中当第一、第二和第三半导体结被正向偏置时，半导体开关元件处于打开状态，和其中当第三半导体结被反向偏置时，半导体开关元件处于关闭状态。

19.权利要求18的装置，进一步包括偏压，其中由偏压正向偏置第一和第三半导体结。

20.权利要求18的装置，其中用于切换半导体开关元件到打开状态的元件正向偏置第三半导体结。

21.权利要求18的装置，其中用于切换半导体开关元件到打开状态的元件包括MOSFET。

22.权利要求21的装置，其中MOSFET可控制成正向偏置第三半导体结以切换半导体开关元件到打开状态。

23.权利要求22的装置，其中MOSFET包括栅极端，响应于触发电压的第一源极/漏极端和连接到第二和第三掺杂区域的其中之一的第二源极/漏极端，和其中响应于施加到栅极端的信号，MOSFET打开，该栅极端响应于施加触发电压到第二和第三掺杂区域的其中之一而正向偏置第三半导体结。

24.权利要求18的装置，其中用于控制半导体开关元件的打开状态的元件包括第一和第二MOSFET。

25.权利要求24的装置，其中第一MOSFET包括栅极端，响应于触发电压的第一源极/漏极端和连接到第二掺杂区域的第二源极/漏极端，和其中第二MOSFET包括栅极端，接地的第一源极/漏极端和连接到第三掺杂区域的第二源极/漏极端，和其中响应于施加到第一和第二MOSFET的栅极端的信号，第一和第二MOSFET打开，该栅极端响应于施加触发电压到第二掺杂区域而同时第三掺杂区域接地而正向偏置第三半导体结。

26.权利要求17的装置，其中半导体开关元件包括在半导体基片中形成的第一、第二和第三掺杂区域，和其中半导体基片包括半导体开关元件的第四掺杂区域。

27.权利要求26的装置，其中第一掺杂区域包括在第二掺杂物类型的阱中形成的第一掺杂物类型的掺杂区域，和其中第二区域包括第二掺杂物类型的阱，和其中第三区域包括第一掺杂物类型的基片区域，和其中第四掺杂区域包括在基片区域中形成的第二掺杂物类型的掺杂区域。

28.权利要求27的装置，其中在CMOS半导体器件中形成第一、第二、第三和第四掺杂区域。

29.一种存储器阵列，包括：

多个可寻址的行；

多个可寻址的列；

在每个行和列的交叉点上的存储器单元；

其中每个存储器单元进一步包括：

集成电路熔丝；

用于断开集成电路熔丝的装置，进一步包括：

电流源；

可控的大容量半导体器件；和

其中响应于大容量半导体器件的打开状态电流流进熔丝以便断开熔丝。

30.一种用于通过可控地使电流通过与熔丝串联连接的大容量半导体器件来断开集成电路熔丝的方法，其中大容量半导体器件包括多个半导体pn结，该方法包括：

正向偏置多个半导体pn结以允许电流经过大容量半导体器件流到熔丝，以便断开熔丝；和

反向偏置多个半导体pn结的至少其中之一以防止电流流过大容量半导体器件，从而保持熔丝处于闭合状态。

31.权利要求30的方法，其中正向偏置的步骤进一步包括：

切换MOSFET到打开状态，其中MOSFET被连接到反向偏置半导体pn结的掺杂区域；和

通过MOSFET施加正向偏压到掺杂区域。

32.权利要求30的方法，其中大容量半导体器件包括半导体开关元件。

33.一种用于形成熔丝和大容量半导体器件以便断开半导体基片中的熔丝的方法，包括：

掺杂第一掺杂类型的半导体基片；

在基片中形成第二掺杂类型的阱；

在阱中形成第一掺杂类型的第一掺杂区域；

在基片中形成第二掺杂类型的第二掺杂区域；

其中基片、阱、第一掺杂区域和第二掺杂区域形成大容量半导体器件；

形成覆盖基片的一个或多个传导互连层；

在一个或多个传导互连层的其中之一中形成熔丝；

与大容量半导体器件串联电连接熔丝。

34.权利要求33的方法，进一步包括：

正向偏置由基片、阱、第一掺杂区域和第二掺杂区域形成的半导体结；

使电流经过正向偏置的半导体结流到熔丝，以便断开熔丝。

35.权利要求34的方法，进一步包括：反向偏置由基片、阱、第一掺杂区域和第二掺杂区域形成的至少一个半导体结，以防止电流经过大容量半导体器件流到熔丝，以使熔丝保持处于闭合状态。

Images