KR20170030697A - 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법 - Google Patents

균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법 Download PDF

Info

Publication number
KR20170030697A
KR20170030697A KR1020150127678A KR20150127678A KR20170030697A KR 20170030697 A KR20170030697 A KR 20170030697A KR 1020150127678 A KR1020150127678 A KR 1020150127678A KR 20150127678 A KR20150127678 A KR 20150127678A KR 20170030697 A KR20170030697 A KR 20170030697A
Authority
KR
South Korea
Prior art keywords
terminal
memory cell
current
field effect
coupled
Prior art date
Application number
KR1020150127678A
Other languages
English (en)
Inventor
송현민
김정훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150127678A priority Critical patent/KR20170030697A/ko
Publication of KR20170030697A publication Critical patent/KR20170030697A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Abstract

불휘발성 메모리장치는, 플로팅게이트단자를 갖는 셀 트랜지스터와, 플로팅게이트단자에 결합되는 커플링 커패시터를 포함하는 메모리셀과, 커플링 커패시터와 바이어스 인가단자 사이에 배치되는 스위칭부와, 그리고 메모리셀의 프로그램 동작시 메모리셀을 흐르는 전류와 기준전류를 비교하여 발생되는 출력신호에 의해 스위칭부의 스위칭 동작을 제어하는 비교부를 포함한다.

Description

균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법{Non-volatile memory device having uniform threshold voltage and method of programming the same}

본 개시의 여러 실시예들은 불휘발성 메모리장치에 관한 것으로서, 특히 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법에 관한 것이다.

전원공급이 중단되어도 메모리 셀에 저장된 데이터가 지워지지 않고 그대로 유지되는 불휘발성 메모리 소자 중 데이터를 전기적으로 프로그램 및 소거할 수 있는 불휘발성 메모리장치에 대한 다양한 구조가 제안되었다. 불휘발성 메모리장치의 단위 메모리 셀 구조로서 종래에는 데이터를 저장하기 위한 플로팅게이트와, 유전막을 사이에 두고 플로팅게이트 위에 형성되는 컨트롤게이트가 순차적으로 적층되는 적층게이트(stacked gate) 구조가 주로 채택되었다. 최근 전자장치의 크기가 소형화되고 반도체소자의 제조기술이 발달함에 따라, 하나의 반도체칩 내에 여러가지 기능을 수행하는 다양한 반도체소자들, 즉 로직소자들 및 메모리소자들이 함께 포함되는 시스템온칩(SOC; System On Chip)이 첨단 디지털제품의 핵심부품으로 떠오르고 있으며, 이에 따라 시스템온칩(SOC)에 내장되는 내장형 불휘발성 메모리장치(embedded non-volatile memory device)의 제조기술이 요구되고 있다.

내장형 불휘발성 메모리장치를 제조하기 위해서는 로직소자들과 불휘발성 메모리장치를 동일한 공정단계로 제조하게 된다. 로직소자들, 예컨대 모스(MOS) 소자들은 통상적으로 싱글 게이트 구조의 트랜지스터를 채용하며, 따라서 적층게이트 구조를 채용하는 불휘발성 메모리장치를 로직소자들과 함께 동일한 기판에 집적하는 경우 그 제조과정이 매우 복잡해지게 된다. 이와 같은 문제를 해결하기 위해 적층 게이트 구조가 아닌 단일층 게이트 구조인 싱글 폴리 불휘발성 메모리장치가 내장형 불휘발성 메모리장치로서의 적용범위를 점점 넓히고 있는 실정이다. 싱글 폴리 불휘발성 메모리장치를 채용하면 로직소자를 제조하는데 적용되는 일반적인 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor)의 제조공정을 적용하여 용이하게 시스템온칩(SOC)을 구현할 수 있다.

본 출원이 해결하고자 하는 과제는, 서로 다른 특성들을 갖는 메모리셀들이 모두 균일한 프로그램 문턱전압값을 갖도록 할 수 있는 불휘발성 메모리장치를 제공하는 것이다.

본 출원이 해결하고자 하는 다른 과제는, 위와 같은 불휘발성 메모리장치의 프로그램 방법을 제공하는 것이다.

일 예에 따른 불휘발성 메모리장치는, 플로팅게이트단자를 갖는 셀 트랜지스터와, 플로팅게이트단자에 결합되는 커플링 커패시터를 포함하는 메모리셀과, 커플링 커패시터와 바이어스 인가단자 사이에 배치되는 스위칭부와, 그리고 메모리셀의 프로그램 동작시 메모리셀을 흐르는 전류와 기준전류를 비교하여 발생되는 출력신호에 의해 스위칭부의 스위칭 동작을 제어하는 비교부를 포함한다.

일 예에 따른 불휘발성 메모리장치의 프로그램 방법은, 메모리셀에 프로그램 전압을 인가하여 프로그램 동작을 시작하는 단계와, 그리고 프로그램 동작에 의해 메모리셀에 흐르는 전류를 기준전류와 비교하여 전류가 기준전류보다 작으면 프로그램 전압의 인가를 중단시키는 단계를 포함한다.

여러 실시예들에 따르면, 불휘발성 메모리장치의 프로그램 동작시 셀트랜지스터의 전류값과 기준값을 비교하고 그 결과에 따라 셀트랜지스터의 커플링 바이어스 인가를 제어함으로써, 셀트랜지스터가 프로그램 동작에 의해 기설정된 타겟 문턱전압값과 동일한 크기의 프로그램 문턱전압값을 갖도록 할 수 있다는 이점이 제공된다.

도 1은 일 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다.
도 2는 도 1의 불휘발성 메모리장치의 메모리셀의 일 예를 나타내 보인 단면도이다.
도 3은 도 1의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다.
도 4는 도 1의 불휘발성 메모리장치의 프로그램 과정에서 서로 다른 특성을 갖는 셀 트랜지스터들의 프로그램 동작을 비교하기 위해 나타내 보인 도면이다.
도 5는 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다.
도 6은 도 5의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다.
도 7은 또 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다.
도 8은 도 7의 불휘발성 메모리장치의 메모리셀의 일 예를 나타내 보인 단면도이다.
도 9는 도 7의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다.
도 10은 또 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다.
도 11은 도 10의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다.

불휘발성 메모리장치는 웨이퍼 단위로 제조가 이루어질 수 있다. 집적도에 따라 달라지기는 하지만, 한장의 웨이퍼에 적게는 수백개에서 많게는 수만개의 메모리소자들이 집적될 수 있다. 웨이퍼 단위로 제조공정이 이루어짐에 따라, 웨이퍼의 위치에 따른 제조공정의 편차로 인해, 불휘발성 메모리장치들은 각각 균일하지 않는 특성을 가질 수 있다. 이와 같은 균일하지 않는 특성으로 인하여, 불휘발성 메모리장치를 프로그램시키는 경우 균일하지 않는 문턱전압 분포를 나타낸다. 문턱전압 편차가 임계치 이내인 경우 프로그램 알고리듬(algorithm)의 다양한 변화 등을 통해 정상적인 동작이 이루어지도록 할 수 있지만, 문턱전압 편차가 큰 경우 정상적인 동작이 어려운 경우도 발생할 수 있다. 본 출원의 여러 실시예에서는 불휘발성 메모리장치의 프로그램 동작시 셀트랜지스터의 전류값과 기준값을 비교하고 그 결과에 따라 셀트랜지스터의 커플링 바이어스 인가를 제어함으로써, 프로그램이 이루어진 셀트랜지스터들이 균일한 문턱전압값을 갖도록 할 수 있다.

본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.

도 1은 일 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다. 도 1을 참조하면, 불휘발성 메모리장치(100)는, 메모리셀(110)과, 스위칭부(120)와, 비교부(130)와, 그리고 그라운드연결부(140)를 포함하여 구성된다. 메모리셀(110)은, 셀 트랜지스터(112), 선택 트랜지스터(114), 및 커플링 커패시터(116)를 포함한다. 일 예에서 셀 트랜지스터(112) 및 선택 트랜지스터(114)는, 각각 n채널형 모스 전계효과트랜지스터로 구성될 수 있다. 셀 트랜지스터(112)는 플로팅게이트단자(FG)를 가지며, 선택 트랜지스터(114)는 선택게이트단자(G2)를 갖는다. 셀 트랜지스터(112)의 드레인단자(D1)와 선택 트랜지스터(120)의 소스단자(S2)는 상호 결합된다. 선택 트랜지스터(114)의 선택게이트단자(G2) 및 드레인단자(D2)는, 각각 워드라인(WL) 및 비트라인(BL)에 결합된다. 셀 트랜지스터(111)의 소스단자(S1)는 소스라인(SL)에 결합된다. 셀 트랜지스터(111)의 플로팅게이트단자(FG)는 커플링 커패시터(116)에 결합된다. 일 예에서 커플링 커패시터(116)는 모스 커패시터 구조로 구성될 수 있다.

스위칭부(120)는, 바이어스 인가단자(CG) 및 커플링 커패시터(116) 사이에 배치된다. 스위칭부(120)는, 바이어스 인가단자(CG)와 커플링 커패시터(116)를 전기적으로 단락시키거나 개방시키는 스위칭소자(122)를 포함할 수 있다. 일 예에서 스위칭소자(122)는 모스 전계효과트랜지스터로 구현될 수 있지만, 이는 단지 하나의 예로서 스위칭동작을 수행할 수 있는 다른 여러 소자들 중 하나로 구현될 수도 있다. 스위칭소자(122)가 스위칭 온(switching on) 되는 동안, 즉 바이어스 인가단자(CG)와 커플링 커패시터(116)가 전기적으로 단락되어 있는 동안에는, 셀 트랜지스터(114)의 플로팅게이트단자(FG)로 바이어스 인가단자(CG)에 인가되는 바이어스 전압에 커플링되는 커플링 전압이 유도된다. 플로팅게이트단자(FG)에 유도되는 커플링 전압은 커플링 커패시터(116)가 갖는 커플링 비(coupling ratio)에 의해 결정될 수 있다. 스위칭소자(122)가 스위칭 오프(switching off) 되는 동안, 즉 바이어스 인가단자(CG)와 커플링 커패시터(116)가 전기적으로 개방되어 있는 동안에는, 셀 트랜지스터(114)의 플로팅게이트단자(FG)에 커플링 전압이 유도되지 않는다.

비교부(130)는, 비교기(132)와 기준전류를 발생시키는 정전류원(134)을 포함하여 구성될 수 있다. 비교기(132)는, 메모리셀(110)에 흐르는 전류가 입력되는 제1 입력단자와, 정전류원(134)으로부터의 기준전류가 입력되는 제2 입력단자와, 그리고 출력단자를 갖는 전류비교기로 구성될 수 있다. 정전류원(134)에 의해 발생되는 기준전류는, 프로그램 동작에 의해 메모리셀(110)이 가질 수 있는 여러 문턱전압값들 중에서 타겟(target) 문턱전압값에 대응되는 전류값으로 설정될 수 있다. 일 예에서 메모리셀(110)에 흐르는 전류가 기준전류보다 큰 경우, 비교기(132)는 하이(high) 레벨의 출력신호(OUT)를 출력시킨다. 반면에 기준전류가 메모리셀(110)에 흐르는 전류보다 큰 경우, 비교기(132)는 로우(low) 레벨의 출력신호(OUT)를 출력시킨다.

비교기(132)로부터의 출력신호(OUT)는 스위칭부(120)에 전달되어 스위칭소자(122)를 스위칭 온 시키거나, 또는 스위칭 오프시킨다. 일 예에서 메모리셀(110)에 흐르는 전류가 기준전류보다 큰 시간 동안에 비교기(132)로부터 출력되는 하이 레벨의 출력신호(OUT)는 스위칭소자(122)를 스위칭 온 상태로 유지되도록 한다. 따라서 이 기간 동안에 바이어스 입력단자(CG)로부터 입력되는 바이어스전압이 커플링 커패시터(116)에 인가된다. 반면에 메모리셀(110)에 흐르는 전류가 기준전류보다 작아지게 되면, 비교기(132)로부터 로우 레벨의 출력신호(OUT)가 출력되고, 이 로우 레벨의 출력신호(OUT)는 스위칭 소자(122)를 스위칭 오프 시킨다. 따라서 바이어스 입력단자(CG)로부터 입력되는 바이어스전압은 커플링 커패시터(116)에 인가되지 않는다.

그라운드연결부(140)는, 메모리셀(110)과 그라운드단자(GND) 사이에 배치된다. 그라운드연결부(140)는, n채널형 모스 전계효과트랜지스터(142)로 구성될 수 있다. n채널형 모스 전계효과트랜지스터(142)는, 게이트단자(G3), 드레인단자(D3), 및 소스단자(S3)를 갖는다. 게이트단자(G3)에는 게이트제어신호가 입력되며, 이 게이트제어신호에 의해 n채널형 모스 전계효과트랜지스터(142)는 턴 온되거나 턴 오프된다. 프로그램 동작이 이루어지는 동안 n채널형 모스 전계효과트랜지스터(142)는 턴 오프되며, 리드 동작이 이루어지는 동안 n채널형 모스 전계효과트랜지스터(142)는 턴 온 된다. 드레인단자(D3)는 소스라인(SL)을 통해 셀 트랜지스터(114)의 소스단자(S1)에 결합된다. 또한 드레인단자(D3)는, 비교기(132)의 제1 입력단자에도 결합된다. 소스단자(S3)는 그라운드단자(GND)에 결합된다. n채널형 모스 전계효과트랜지스터(142)가 턴 온 되면, 셀 트랜지스터(112)의 소스단자(S1)가 결합되는 소스라인(SL)은 그라운드단자(GND)에 결합되며, 따라서 셀 트랜지스터(112)의 소스단자(S1)에는 그라운드 전압인 0V가 인가된다. 소스라인(SL)에 그라운드 전압이 인가되는 리드 동작 동안에는 n채널형 모스 전계효과트랜지스터(142)의 턴 온 상태가 유지된다. 반면에 n채널형 모스 전계효과트랜지스터(142)가 턴 오프 되면, 소스라인(SL)은 비교기(132)의 제1 입력단자에 결합된다. 따라서 이 경우 비교기(132)의 제1 입력단자에는 셀 트랜지스터(112)에 흐르는 전류가 입력된다. 프로그램 전류를 검출하여 셀 트랜지스터(112)의 문턱전압값을 균일하게 하기 위해, 프로그램 동작 동안에는 n채널형 모스 전계효과트랜지스터(142)의 턴 오프 상태가 유지된다.

도 2는 도 1의 불휘발성 메모리장치의 메모리셀의 일 예를 나타내 보인 단면도이다. 본 예에 따른 불휘발성 메모리장치의 메모리셀(110)은, 싱글 폴리 메모리셀(single poly memory cell)일 수 있다. 구체적으로, 기판(210) 상부 영역에 n형의 딥웰(DNW; Deep N Well)(212)이 배치된다. 기판(210)은 p형의 도전형을 가질 수 있다. 기판(210)은, 메모리셀 영역(201), 커플링 영역(202), 및 아이솔레이션 영역들(203, 204, 205)을 갖는다. 아이솔레이션 영역들(203, 204) 각각은 메모리셀 영역(201)의 양 측면에 배치된다. 아이솔레이션 영역들(204, 205) 각각은 커플링 영역(202) 양 측면에 배치된다. n형의 딥웰(212)의 상부 영역에는 p형의 제1 웰영역(231) 및 p형의 제2 웰영역(232)이 상호 이격되도록 배치된다. p형의 제1 웰영역(231)은, 메모리셀 영역(201) 내에 배치된다. p형의 제2 웰영역(232)은 커플링 영역(202) 내에 배치된다. 아이솔레이션 영역(203)의 n형의 딥웰(212) 상부영역에는 n형의 제1 웰영역(233)이 배치된다. 아이솔레이션 영역(204)의 n형의 딥웰(212) 상부영역에는 n형의 제2 웰영역(234)이 배치된다. 아이솔레이션 영역(205)의 n형의 딥웰(212) 상부영역에는 n형의 제3 웰영역(235)이 배치된다.

p형의 제1 웰영역(231) 상부와 p형의 제2 웰영역(232) 상부에는 제1 게이트절연층(241) 및 플로팅게이트층(251)이 배치된다. p형의 제1 웰영역(231) 상부에는 제2 게이트절연층(242) 및 선택게이트층(252)이 배치된다. 제1 게이트절연층(241) 및 플로팅게이트층(251)과, 제2 게이트절연층(242) 및 선택게이트층(252)은 일정 간격 상호 이격되도록 배치된다. 비록 도면에서 플로팅게이트층(251)은 서로 분리되어 있는 것으로 도시되어 있지만, 본 단면 구조에서 나타나지 않는 다른 부분에서 서로 연결된다.

n형의 제1 웰영역(233)의 상부영역에는 n+형의 웰컨택영역(261)이 배치된다. p형의 제1 웰영역(231) 상부영역에는, n+형의 소스영역(262), n+형의 드레인영역(263), n+형의 접합영역(264)이 상호 이격되도록 배치된다. n+형의 소스영역(262) 및 n+형의 접합영역(264)은 플로팅게이트층(251)의 양 측면에 정렬되도록 배치된다. n+형의 드레인영역(263) 및 n+형의 접합영역(264)은 선택게이트층(252)의 양 측면에 정렬되도록 배치된다. 따라서 n+형의 접합영역(264)은, p형의 제1 웰영역(231) 상부영역에서 플로팅게이트층(251)과 선택게이트층(252) 사이에 배치된다. p형의 제1 웰영역(231) 상부영역에는 p+형의 제1 컨택영역(265)이 n+형의 소스영역(262)과 일정 간격 이격되도록 배치된다. p형의 제2 웰영역(232) 상부영역에는 p+형의 제2 컨택영역(266)과 n+형의 컨택영역(267)이 상호 이격되도록 배치된다. p+형의 제2 컨택영역(266)과 n+형의 컨택영역(267)은, p형의 제2 웰영역(232) 상부의 플로팅게이트층(251)의 양 측면들에 각각 정렬되도록 배치된다.

n+형의 웰컨택영역(261)은 제1 컨택플러그(271)를 통해 제1 배선층패턴(281)에 전기적으로 결합된다. 제1 배선층패턴(281)은 웰바이어스라인(WBL)에 결합된다. 웰바이어스라인(WBL)을 통해 인가되는 바이어스는, 아이솔레이션 기능을 수행할 수 있는 크기를 가지며, n형의 제1 웰영역(233), n형의 제2 웰영역(234), 및 n형의 제3 웰영역(235)에 전달된다. 딥웰(212)과, p+형의 제1 컨택영역(265) 및 n+형의 소스영역(262)은, 각각 제2 컨택플러그(272) 및 제3 컨택플러그(273)를 통해 제2 배선층패턴(282)에 전기적으로 결합된다. 제2 배선층패턴(282)은 소스라인(SL)에 결합된다. 선택게이트층(252)은 제4 컨택플러그(274)를 통해 제3 배선층패턴(283)에 전기적으로 결합된다. 제3 배선층패턴(283)은 워드라인(WL)에 결합된다. n+형의 드레인영역(263)은 제5 컨택플러그(275)를 통해 제4 배선층패턴(284)에 전기적으로 결합된다. 제4 배선층패턴(284)은 비트라인(BL)에 결합된다. p+형의 제2 컨택영역(266) 및 n+형의 컨택영역(267)은, 각각 제6 컨택플러그(276) 및 제7 컨택플러그(277)를 통해 제5 배선층패턴(285)에 전기적으로 결합된다. 제5 배선층패턴(285)은 바이어스 인가단자(CG)에 결합된다. p형의 제2 웰영역(232)과, 그 위에 배치되는 제1 게이트절연층패턴(241) 및 플로팅게이트층(251)은, 커플링 커패시터(116)를 구성한다.

메모리셀 영역(201) 내의 p형의 제1 웰영역(231), n+형의 소스영역(262), n+형의 접합영역(264), 제1 게이트절연층(241), 및 플로팅게이트층(251)은, 도 1의 메모리셀(110)의 셀 트랜지스터(112)를 구성한다. 메모리셀 영역(201) 내의 p형의 제1 웰영역(231), n+형의 드레인영역(263), n+형의 접합영역(264), 제2 게이트절연층(242), 및 선택게이트층(252)은, 도 1의 메모리셀(110)의 선택 트랜지스터(114)를 구성한다. n+형의 접합영역(264)은, 셀 트랜지스터(도 1의 112)의 드레인영역으로 작용하면서, 동시에 선택 트랜지스터(도 1의 114)의 소스영역으로도 작용한다. 커플링 영역(202) 내의 p형의 제2 웰영역(232), 제1 게이트절연층(241), 및 플로팅게이트층(251)은, 도 1의 메모리셀(110)의 커플링 커패시터(116)를 구성한다.

메모리셀(110)의 프로그램 동작 수행을 위해, 워드라인(WL)에 게이트 턴온 전압을 인가한다. 바이어스 인가단자(CG)에는 포지티브 프로그램전압을 인가한다. 비트라인(BL)에는 포지티브 비트라인전압을 인가한다. p형의 제1 웰영역(231) 및 p형의 제2 웰영역(232)에는 그라운드전압을 인가한다. 바이어스 인가단자(CG)로부터의 포지티브 프로그램전압은, p형의 제2 웰영역(232)에 인가된다. 커플링 커패시터(116)의 커플링 동작에 의해, 플로팅게이트층(251)에는 p형의 제2 웰영역(232)에 인가되는 포지티브 프로그램전압에 커플링된 커플링 프로그램전압이 유도된다. 워드라인(WL)에 인가되는 게이트 턴온 전압은 선택 트랜지스터를 턴 온 시킨다. 이에 따라 턴 온 된 선택 트랜지스터에 연결된 셀 트랜지스터가 선택된다. 선택 트랜지스터가 턴 온 됨에 따라, n+형의 드레인영역(263) 및 n+형의 접합영역(264) 사이에는 반전층(inversion layer)이 형성되고, 이에 따라 n+형의 접합영역(264)에는 비트라인(BL)으로부터의 포지티브 비트라인전압이 전달된다. 한편, 플로팅게이트층(251)에 커플링 프로그램전압이 유도되며, 셀 트랜지스터도 턴 온 된다. 즉, n+형의 소스영역(262) 및 n+형의 접합영역(264) 사이에 반전층이 형성된다. 플로팅게이트층(251)에 커플링 프로그램전압이 유도되고, p형의 제1 웰영역(231)에는 그라운드 바이어스가 인가됨에 따라, 플로팅게이트층(251)과 반전층 사이에는 커플링 프로그램전압에 해당하는 전위차가 생긴다. 이 전위차에 의해 반전층 내의 캐리어들, 즉 전자들이 제1 게이트절연층(241)을 통과하여 플로팅게이트층(251)으로 터널링하는 F-N 터널링(Fowler-Nordheim tunneling) 메커니즘에 의한 프로그램 동작이 이루어진다. 프로그램 동작이 수행되는 동안, 즉 플로팅게이트층(251)으로 전자들이 터널링되는 동안 플로팅게이트층(251)에 가해지는 전압은 떨어진다. 전압이 감소됨에 따라 n+형의 드레인영역(263)으로부터 n+형의 접합영역(264)을 통해 n+형의 소스영역(262)으로 흐르는, 즉 비트라인(BL)으로부터 소스라인(SL)으로 흐르는 전류량은 감소된다.

도 3은 도 1의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다. 도 3에서 도 1과 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 이하에서 중복되는 설명은 생략하기로 한다. 도 3을 참조하면, 셀 트랜지스터(112)에 대한 프로그램 동작을 수행하기 위해, 선택 트랜지스터(114)의 워드라인(WL)을 통해 선택게이트단자(G2)에 게이트 턴온전압(+VG)을 인가하고, 비트라인(BL)에는 프로그램 비트라인전압(+VBL1)을 인가한다. 이에 따라 선택 트랜지스터(114)는 턴 온 되어 셀 트랜지스터(112)가 선택된다. 스위칭소자(122)가 스위칭 온 상태, 즉 스위칭소자(122)가 닫힌 상태에서 바이어스 인가단자(CG)를 통해 포지티브 프로그램전압(+VPP1)을 인가한다. 커플링 커패시터(116)의 커플링 동작에 의해, 셀 트랜지스터(112)의 플로팅게이트단자(FG)에는 포지티브 프로그램전압(+VPP1)에 커플링된 커플링 전압이 인가된다. 포지티브 프로그램전압(+VPP1)은, 커플링 전압에 의해 셀 트랜지스터(112)에서 F-N 터널링이 이루어질 수 있는 정도의 크기를 갖는다. 일 예에서 커플링 커패시터(116)의 커플링 비(coupling ratio)가 대략 90% 이상인 경우, 포지티브 프로그램전압(+VPP1)은 대략 16V일 수 있다. 셀 트랜지스터(112)에 대한 프로그램 동작이 이루어지는 동안, 그라운드연결부(140)를 구성하는 n채널형 모스 전계효과트랜지스터(142)는 턴 오프된다.

이와 같은 프로그램 과정에서, 셀 트랜지스터(112)의 드레인단자(D1) 및 소스단자(S1) 사이와, 선택 트랜지스터(114)의 드레인단자(D2) 및 소스단자(S2) 사이에는 각각 반전층이 형성된다. 셀 트랜지스터(112)에서는 반전층 내의 전자들이 플로팅게이트단자(FG)로 터널링되고, 이에 따라 셀 트랜지스터(112)의 문턱전압값은 타겟 문턱전??값을 향해 변화된다. 이 과정에서 비트라인(BL)으로부터 선택 트랜지스터(114) 및 셀 트랜지스터(112)를 통해 비교기(132)의 제1 입력단자로 프로그램 전류(Ip)가 흐른다. 프로그램 전류(Ip)는, 셀 트랜지스터(112)의 변화하는 문턱전압값에 따라 그 값이 변화한다. 플로팅게이트단자(FG)로의 전자들의 터널링이 이루어짐에 따라 셀 트랜지스터(112)의 문턱전압값은 점점 커지고, 이에 따라 프로그램 전류(Ip)의 크기는 점점 작아진다.

비교기(132)는, 제1 입력단자로 흐르는 프로그램 전류(Ip)의 값과, 정전류원(134)으로부터 제2 입력단자로 흐르는 기준 전류(Iref)의 값을 비교한다. 기준 전류(Iref)는, 프로그램 동작에 의해 셀 트랜지스터(112)가 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류값으로 설정된다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 큰 구간에서는, 셀 트랜지스터(112)의 문턱전압값이 타겟 문턱전압값까지 아직 도달하지 않은 상태를 의미한다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값과 동일한 시점에서는, 셀 트랜지스터(112)의 문턱전압값이 타겟 문턱전압값과 동일한 상태를 의미한다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 작은 구간에서는, 셀 트랜지스터(112)의 문턱전압값이 타겟 문턱전압값보다 커진 상태를 의미한다.

비교기(132)는, 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 큰 동안 하이 레벨의 출력신호(OUT)를 발생시킨다. 반면에 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 작은 동안에는 로우 레벨의 출력신호(OUT)를 발생시킨다. 하이 레벨의 출력신호(OUT)는, 스위칭소자(122)를 스위칭 온 상태를 유지시킨다. 다라서 셀 트랜지스터(112)의 플로팅게이트단자(FG)에 커플링전압이 계속 유도되며, 셀 트랜지스터(112)에 대한 프로그램 동작이 유지된다. 비교기(132)로부터 로우 레벨의 출력신호(OUT)가 발생되게 되면, 즉 셀 트랜지스터(112)의 문턱전??값이 타겟 문턱전압값에 도달되게 되면, 로우 레벨의 출력신호(OUT)에 의해 스위칭소자(122)는 스위칭 온 상태에서 스위칭 오프 상태가 된다. 이에 따라 바이어스 인가단자(CG)와 커플링 커패시터(116)의 전기적 연결라인은 개방(open)된다. 셀 트랜지스터(112)의 플로팅게이트단자(FG)에는 더 이상 커플링전압이 유도되지 못하고, 그 결과 셀 트랜지스터(112)의 프로그램 동작은 종료된다. 비교기(132)로부터의 출력신호(OUT)의 레벨은 서로 반대가 될 수도 있다. 이 경우 출력신호(OUT)의 레벨에 따른 스위칭소자(122)의 스위칭동작 또한 반대가 된다.

도 4는 도 1의 불휘발성 메모리장치의 프로그램 과정에서 서로 다른 특성을 갖는 셀 트랜지스터들의 프로그램 동작을 비교하기 위해 나타내 보인 도면이다. 본 예에서 비교 대상인 제1 셀 트랜지스터(CELL A)와 제2 셀 트랜지스터(CELL B)는, 각각 도 1 내지 도 3을 참조하여 설명한 구조 및 등가회로와 동일한 구조 및 등가회로로 구성되며, 단지 그 제조과정에서 서로 다른 특성을 나타는 셀 트랜지스터들이다. 이와 같은 서로 다른 특성은, 게이트절연층의 두께 차이나, 또는 접합영역에서의 도핑 농도의 편차 등의 원인에 의해 유발될 수 있다. 도 4를 도 3과 함께 참조하면, 제1 셀 트랜지스터(CELL A)와 제2 셀 트랜지스터(CELL B)를 모두 선택하여 두 셀 트랜지스터들에 대한 프로그램 동작을 제1 시점(T1)에서 동시에 수행되도록 할 수 있다. 프로그램 동작이 수행되는 과정에서, 제1 셀 트랜지스터(CELL A)에 흐르는 프로그램 전류(Ip)가 기준 전류(Iref)보다 큰 동안에는 제1 셀 트랜지스터(CELL A)에 연결된 비교기(132)가 하이(HIGH) 레벨의 출력신호(OUT1)를 유지하며, 이에 따라 제1 셀 트랜지스터(CELL A)에 대한 프로그램 동작이 유지된다. 마찬가지로 제2 셀 트랜지스터(CELL B)에 흐르는 프로그램 전류(Ip)가 기준 전류(Iref)보다 큰 동안에도 제2 셀 트랜지스터(CELL B)가 연결된 비교기(132)가 하이(HIGH) 레벨의 출력신호(OUT2)를 유지하며, 이에 따라 제2 셀 트랜지스터(CELL B)에 대한 프로그램 동작 또한 유지된다.

앞서 언급한 바와 같이, 제1 셀 트랜지스터(CELL A)와 제2 셀 트랜지스터(CELL B)은 서로 다른 특성을 가지며, 이에 따라 동일한 바이어스 조건하에서 제1 셀 트랜지스터(CELL A)의 문턱전압값이 타겟 문턱전??값에 도달하는 시점과, 제2 셀 트랜지스터(CELL B)의 문턱전압값이 타겟 문턱전압값에 도달하는 시점은 다를 수 있다. 그럼에도 불구하고, 제1 셀 트랜지스터(CELL A)에 대한 프로그램 동작과 제2 셀 트랜지스터(CELL B)에 대한 프로그램 동작을 동일한 시간 동안 수행하게 되면, 프로그램된 두 셀 트랜지스터들이 갖는 문턱전압값들의 편차가 커지며, 따라서 이 셀 트랜지스터들로 구성되는 셀 어레이의 동작 편차도 함께 커진다.

본 예에서는 이와 같은 문제를 방지하기 위해, 제1 셀 트랜지스터(CELL A)의 프로그램 전류(Ip)가 기준 전류(Iref)보다 작아지기 시작하는 시점(T2)에 제1 셀 트랜지스터(CELL A)에 연결된 비교기(132)의 출력신호(OUT1)는 하이(HIGH) 레벨의 출력신호로부터 로우(LOW) 레벨의 출력신호로 전환된다. 그 결과 제1 셀 트랜지스터(CELL A)에 연결된 스위칭소자(122)는 스위칭 오프되고, 제1 셀 트랜지스터(CELL A)에 대한 프로그램 동작은 종료된다. 이 시점(T2)에서 제2 셀 트랜지스터(CELL B)의 경우 프로그램 전류(Ip)가 기준 전류(Iref)보다 여전히 클 수 있다. 따라서 제2 셀 트랜지스터(CELL B)에 연결된 비교기(132)의 출력신호(OUT2)는 하이(HIGH) 레벨의 출력신호를 유지하고, 그 결과 제2 셀 트랜지스터(CELL B)에 대한 프로그램 동작은 계속 수행된다. 제2 셀 트랜지스터(CELL B)의 프로그램 전류(Ip)가 기준 전류(Iref)보다 작아지기 시작하는 시점(T3)에 제2 셀 트랜지스터(CELL B)에 연결된 비교기(132)의 출력신호(OUT2)는 하이(HIGH) 레벨의 출력신호로부터 로우(LOW) 레벨의 출력신호로 전환된다. 그 결과 제2 셀 트랜지스터(CELL B)에 연결된 스위칭소자(122)는 스위칭 오프되고, 제2 셀 트랜지스터(CELL B)에 대한 프로그램 동작은 종료된다. 이와 같은 프로그램 동작 제어를 통해, 서로 다른 특성의 제1 셀 트랜지스터(CELL A) 및 제2 셀 트랜지스터(CELL B)가 동일한 크기의 문턱전압을 나타내도록 할 수 있다.

도 5는 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다. 도 5를 참조하면, 불휘발성 메모리장치(300)는, 메모리셀(310)과, 스위칭부(320)와, 전류전달부(330)와, 비교부(340), 그라운드연결부(350)를 포함하여 구성된다. 메모리셀(310)은, 셀 트랜지스터(312), 선택 트랜지스터(314), 및 커플링 커패시터(316)를 포함한다. 일 예에서 셀 트랜지스터(312) 및 선택 트랜지스터(314)는 n채널형 모스 전계효과트랜지스터로 구성될 수 있다. 셀 트랜지스터(312)는 플로팅게이트단자(FG)를 가지며, 선택 트랜지스터(314)는 선택게이트단자(G2)를 갖는다. 셀 트랜지스터(312)의 드레인단자(D1)와 선택 트랜지스터(314)의 소스단자(S2)는 상호 결합된다. 선택 트랜지스터(314)의 선택게이트단자(G2) 및 드레인단자(D2)는, 각각 워드라인(WL) 및 비트라인(BL)에 결합된다. 셀 트랜지스터(311)의 소스단자(S1)는 소스라인(SL)에 결합된다. 셀 트랜지스터(312)의 플로팅게이트단자(FG)는 커플링 커패시터(316)에 결합된다. 일 예에서 커플링 커패시터(316)는 모스 커패시터 구조로 구성될 수 있다. 메모리셀(310)의 단면 구조는 도 2를 참조하여 설명한 메모리셀(110)의 단면 구조와 동일할 수 있다.

스위칭부(320)는, 바이어스 인가단자(CG) 및 커플링 커패시터(316) 사이에 배치된다. 스위칭부(320)는, 바이어스 인가단자(CG)와 커플링 커패시터(316)를 전기적으로 단락시키거나 개방시키는 스위칭소자(322)를 포함할 수 있다. 일 예에서 스위칭소자(322)는 모스 전계효과트랜지스터로 구현될 수 있지만, 이는 단지 하나의 예로서 스위칭동작을 수행할 수 있는 다른 여러 소자들 중 하나로 구현될 수도 있다. 스위칭소자(322)가 스위칭 온(switching on) 되는 동안, 즉 바이어스 인가단자(CG)와 커플링 커패시터(316)를 전기적으로 단락시키는 동안에는, 바이어스 인가단자(CG)에 인가되는 바이어스 전압에 커플링되는 커플링 전압이 셀 트랜지스터(314)의 플로팅게이트단자(FG)에 유도된다. 플로팅게이트단자(FG)에 유도되는 커플링 전압은 커플링 비(coupling ratio)에 의해 결정될 수 있다. 스위칭소자(322)가 스위칭 오프(switching off) 되는 동안, 즉 바이어스 인가단자(CG)와 커플링 커패시터(316)가 전기적으로 개방되어 있는 동안에는, 셀 트랜지스터(314)의 플로팅게이트단자(FG)에는 커플링 전압이 유도되지 않는다.

전류전달부(330)는, 메모리셀(310)을 흐르는 전류를 비교부(340)에 전달한다. 전류전달부(330)는, 제1 모스 전계효과트랜지스터(332) 및 제2 모스 전계효과트랜지스터(334)로 구성되는 전류 미러(current mirror) 회로를 포함할 수 있다. 전류 미러 회로는 부하(load) 상태에 영향을 받지 않고 출력전류를 발생시킬 수 있다는 장점을 갖는다. 제1 모스 전계효과트랜지스터(332)의 게이트단자(G4)와 제2 모스 전계효과트랜지스터(334)의 게이트단자(G5)는 서로 결합된다. 제1 모스 전계효과트랜지스터(332)의 소스단자(S4)와 제2 모스 전계효과트랜지스터(334)의 소스단자(S5)는 그라운드단자(GND)에 공통으로 결합된다. 제1 모스 전계효과트랜지스터(332)의 드레인단자(D4)는 셀 트랜지스터(312)의 소스단자(S1) 및 제1 모스 전계효과트랜지스터(332)의 게이트단자(G4)에 결합된다. 제2 모스 전계효과트랜지스터(334)의 드레인단자(D5)는 비교부(340)에 결합된다. 제2 모스 전계효과트랜지스터(334)의 드레인단자(D5)로부터 소스단자(S4)로 흐르는 전류(Ipb)는, 제1 모스 전계효과트랜지스터(332)의 드레인단자(D4)로부터 소스단자(S4)로 흐르는 전류(Ipa)와 같은 크기를 갖는다.

비교부(340)는, 비교기(342)와 기준전류를 발생시키는 정전류원(344)을 포함하여 구성될 수 있다. 비교기(342)는, 제1 입력단자 및 제2 입력단자와, 그리고 출력단자를 갖는 전류비교기로 구성될 수 있다. 제1 입력단자는 전류전달부(330)의 제2 모스 전계효과트랜지스터(334)의 드레인단자(D5)에 결합된다. 제2 입력단자는 기준전류(Iref)를 발생시키는 정전류원(344)과 결합된다. 출력단자(OUT)는 스위칭부(320)와 결합된다. 정전류원(334)에 의해 발생되는 기준전류(Iref)는, 프로그램 동작에 의해 메모리셀(310)이 가질 수 있는 여러 문턱전압값들 중에서 타겟(target) 문턱전압값에 대응되는 전류값으로 설정될 수 있다. 일 예에서 메모리셀(310)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 큰 경우, 비교기(342)는 하이(high) 레벨의 출력신호(OUT)를 출력시킨다. 반면에 기준전류(Iref)가 메모리셀(310)에 흐르는 전류(Ipa=Ipb)보다 큰 경우, 비교기(342)는 로우(low) 레벨의 출력신호(OUT)를 출력시킨다.

비교기(342)로부터의 출력신호(OUT)는 스위칭부(320)에 전달되어 스위칭소자(322)를 스위칭 온 시키거나, 또는 스위칭 오프시킨다. 일 예에서 전류전달부(330)에 의해 전달되는 메모리셀(310)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 큰 동안에 비교기(342)로부터 출력되는 하이 레벨의 출력신호(OUT)는 스위칭소자(322)를 스위칭 온 상태로 유지되도록 한다. 따라서 이 기간 동안에 바이어스 입력단자(CG)로부터 입력되는 바이어스전압이 커플링 커패시터(316)에 인가된다. 반면에 전류전달부(330)에 의해 전달되는 메모리셀(310)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 작아지게 되면, 비교기(342)로부터 로우 레벨의 출력신호(OUT)가 출력되고, 이 로우 레벨의 출력신호(OUT)는 스위칭 소자(322)를 스위칭 오프 시킨다. 따라서 바이어스 입력단자(CG)로부터 입력되는 바이어스전압은 커플링 커패시터(316)에 인가되지 않는다.

그라운드연결부(350)는, 메모리셀(310)과 그라운드단자(GND) 사이에 배치된다. 그라운드연결부(350)는, n채널형 모스 전계효과트랜지스터(352)로 구성될 수 있다. n채널형 모스 전계효과트랜지스터(352)는, 게이트단자(G3), 드레인단자(D3), 및 소스단자(S3)를 갖는다. 게이트단자(G3)에는 게이트제어신호가 입력되며, 이 게이트제어신호에 의해 n채널형 모스 전계효과트랜지스터(352)는 턴 온되거나 턴 오프된다. 드레인단자(D3)는 소스라인(SL)을 통해 셀 트랜지스터(314)의 소스단자(S1)에 결합된다. 소스단자(S3)는 그라운드단자(GND)에 결합된다. n채널형 모스 전계효과트랜지스터(352)가 턴 온 되면, 셀 트랜지스터(312)의 소스단자(S1)가 결합되는 소스라인(SL)은 그라운드단자(GND)에 결합되며, 따라서 셀 트랜지스터(312)의 소스단자(S1)에는 그라운드 전압인 0V가 인가된다. 소스라인(SL)에 그라운드 전압이 인가되는 리드 동작 동안에는 n채널형 모스 전계효과트랜지스터(352)의 턴 온 상태가 유지된다. 반면에 n채널형 모스 전계효과트랜지스터(352)가 턴 오프 되면, 소스라인(SL)을 통해 흐르는 전류(Ipa)는 전류전달부(330)에 의해 비교기(342)로 전달된다. 프로그램 전류를 검출하여 셀 트랜지스터(312)의 문턱전압값을 균일하게 하기 위해, 프로그램 동작 동안에는 n채널형 모스 전계효과트랜지스터(352)의 턴 오프 상태가 유지된다.

도 6은 도 5의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다. 도 6에서 도 5와 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 이하에서 중복되는 설명은 생략하기로 한다. 도 6을 참조하면, 셀 트랜지스터(312)에 대한 프로그램 동작을 수행하기 위해, 선택 트랜지스터(314)의 워드라인(WL)을 통해 선택게이트단자(G2)에 게이트 턴온전압(+VG)을 인가하고, 비트라인(BL)에는 프로그램 비트라인전압(+VBL1)을 인가한다. 이에 따라 선택 트랜지스터(314)는 턴 온 되어 셀 트랜지스터(312)가 선택된다. 스위칭소자(322)가 스위칭 온 상태, 즉 스위칭소자(322)가 닫힌 상태에서 바이어스 인가단자(CG)를 통해 포지티브 프로그램전압(+VPP1)을 인가한다. 커플링 커패시터(316)의 커플링 동작에 의해, 셀 트랜지스터(312)의 플로팅게이트단자(FG)에는 포지티브 프로그램전압(+VPP1)에 커플링된 커플링 전압이 인가된다. 포지티브 프로그램전압(+VPP1)은, 커플링 전압에 의해 셀 트랜지스터(312)에서 F-N 터널링이 이루어질 수 있는 정도의 크기를 갖는다. 일 예에서 커플링 커패시터(316)의 커플링 비(coupling ratio)가 대략 90% 이상인 경우, 포지티브 프로그램전압(+VPP1)은 대략 +16V일 수 있다. 셀 트랜지스터(312)에 대한 프로그램 동작이 이루어지는 동안, 그라운드연결부(350)를 구성하는 n채널형 모스 전계효과트랜지스터(352)는 턴 오프된다.

이와 같은 프로그램 과정에서, 셀 트랜지스터(312)의 드레인단자(D1) 및 소스단자(S1) 사이와, 선택 트랜지스터(314)의 드레인단자(D2) 및 소스단자(S2) 사이에는 각각 반전층이 형성된다. 셀 트랜지스터(312)에서는 반전층 내의 전자들이 플로팅게이트단자(FG)로 터널링되고, 이에 따라 셀 트랜지스터(312)의 문턱전압값은 타겟 문턱전??값을 향해 변화된다. 이 과정에서 비트라인(BL)으로부터 선택 트랜지스터(314) 및 셀 트랜지스터(312)를 통해 소스라인(SL)으로 프로그램 전류(Ipa)가 흐른다. 전류전달부(330)를 구성하는 전류 미러 회로에 프로그램 전류(Ipa)와 동일한 프로그램 전류(Ipb)가 발생된다. 프로그램 전류(Ipa=Ipb)는, 셀 트랜지스터(312)의 변화하는 문턱전압값에 따라 그 값이 변화한다. 플로팅게이트단자(FG)로의 전자들의 터널링이 이루어짐에 따라 셀 트랜지스터(312)의 문턱전압값은 점점 커지고, 이에 따라 프로그램 전류(Ipa=Ipb)의 크기는 점점 작아진다.

비교기(342)는, 제1 입력단자에 결합되는 신호라인으로 흐르는 프로그램 전류(Ipb=Ipa)의 값과, 정전류원(344)으로부터 제2 입력단자에 결합되는 신호라인으로 흐르는 기준 전류(Iref)의 값을 비교한다. 기준 전류(Iref)는, 프로그램 동작에 의해 셀 트랜지스터(312)가 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류값으로 설정된다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 큰 구간에서는, 셀 트랜지스터(312)의 문턱전압값이 타겟 문턱전압값까지 아직 도달하지 않은 상태를 의미한다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값과 동일한 시점에서는, 셀 트랜지스터(312)의 문턱전압값이 타겟 문턱전압값과 동일한 상태를 의미한다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 작은 구간에서는, 셀 트랜지스터(312)의 문턱전압값이 타겟 문턱전압값보다 커진 상태를 의미한다.

비교기(342)는, 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 큰 동안 하이 레벨의 출력신호(OUT)를 발생시킨다. 반면에 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 작은 동안에는 로우 레벨의 출력신호(OUT)를 발생시킨다. 하이 레벨의 출력신호(OUT)는, 스위칭소자(322)를 스위칭 온 상태를 유지시킨다. 다라서 셀 트랜지스터(312)의 플로팅게이트단자(FG)에 커플링전압이 계속 유도되며, 셀 트랜지스터(312)에 대한 프로그램 동작이 유지된다. 비교기(342)로부터 로우 레벨의 출력신호(OUT)가 발생되게 되면, 즉 셀 트랜지스터(312)의 문턱전??값이 타겟 문턱전압값에 도달되게 되면, 로우 레벨의 출력신호(OUT)에 의해 스위칭소자(322)는 스위칭 온 상태에서 스위칭 오프 상태가 된다. 이에 따라 바이어스 인가단자(CG)와 커플링 커패시터(316)의 전기적 연결라인은 개방(open)된다. 셀 트랜지스터(312)의 플로팅게이트단자(FG)에는 더 이상 커플링전압이 유도되지 못하고, 그 결과 셀 트랜지스터(312)의 프로그램 동작은 종료된다. 비교기(342)로부터의 출력신호(OUT)의 레벨은 서로 반대가 될 수도 있다. 이 경우 출력신호(OUT)의 레벨에 따른 스위칭소자(322)의 스위칭동작 또한 반대가 된다.

도 7은 또 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다. 도 7을 참조하면, 불휘발성 메모리장치(400)는, 메모리셀(410)과, 스위칭부(420)와, 그리고 비교부(430)를 포함하여 구성된다. 불휘발성 메모리장치(400)는 그라운드연결부(440)를 포함할 수 있다. 메모리셀(410)은, 셀 트랜지스터(412), 선택 트랜지스터(414), 커플링 커패시터(415), 및 터널링 커패시터(416)를 포함한다. 일 예에서 셀 트랜지스터(412) 및 선택 트랜지스터(414)는 n채널형 모스 전계효과트랜지스터로 구성될 수 있다. 셀 트랜지스터(412)는 플로팅게이트단자(FG)를 가지며, 선택 트랜지스터(414)는 선택게이트단자(G2)를 갖는다. 셀 트랜지스터(412)의 드레인단자(D1)와 선택 트랜지스터(420)의 소스단자(S2)는 상호 결합된다. 선택 트랜지스터(414)의 선택게이트단자(G2) 및 드레인단자(D2)는, 각각 워드라인(WL) 및 비트라인(BL)에 결합된다. 셀 트랜지스터(412)의 소스단자(S1)는 소스라인(SL)에 결합된다. 셀 트랜지스터(412)의 플로팅게이트단자(FG)는, 커플링 커패시터(415) 및 터널링 커패시터(416)에 결합된다. 커플링 커패시터(415) 및 터널링 커패시터(416)는, 셀 트랜지스터(411)의 플로팅게이트단자(FG)에 대해 병렬로 배치된다. 일 예에서 커플링 커패시터(415) 및 터널링 커패시터(416)는 각각 모스 커패시터 구조로 구성될 수 있다.

스위칭부(420)는, 제1 바이어스 인가단자(CG) 및 제2 바이어스 인가단자(TC)와, 메모리셀(410) 사이에 배치된다. 스위칭부(420)는, 제1 스위칭소자(421) 및 제2 스위칭소자(422)를 포함할 수 있다. 제1 스위칭소자(421)는, 제1 바이어스 인가단자(CG)와 커플링 커패시터(415) 사이에 배치되며, 제1 바이어스 인가단자(CG)와 커플링 커패시터(415)를 전기적으로 단락시키거나 개방시킨다. 제2 스위칭소자(422)는, 제2 바이어스 인가단자(TG)와 터널링 커패시터(416) 사이에 배치되며, 제2 바이어스 인가단자(TG)와 터널링 커패시터(416)를 전기적으로 단락시키거나 개방시킨다. 일 예에서 제1 스위칭소자(421) 및 제2 스위칭소자(422)는 모스 전계효과트랜지스터로 구현될 수 있지만, 이는 단지 하나의 예로서 스위칭동작을 수행할 수 있는 다른 여러 소자들 중 하나로 구현될 수도 있다. 제1 스위칭소자(421) 및 제2 스위칭소자(422)가 스위칭 온(switching on) 되는 동안, 즉 제1 바이어스 인가단자(CG)와 커플링 커패시터(415)가 전기적으로 단락되는 동안에는, 제1 바이어스 인가단자(CG)에 인가되는 바이어스 전압에 커플링되는 커플링 전압이 셀 트랜지스터(412)의 플로팅게이트단자(FG)에 유도된다. 플로팅게이트단자(FG)에 유도되는 커플링 전압은 커플링 비(coupling ratio)에 의해 결정될 수 있다. 제1 스위칭소자(421) 및 제2 스위칭소자(422)가 스위칭 오프(switching off) 되는 동안, 즉 제1 바이어스 인가단자(CG)와 커플링 커패시터(416)가 전기적으로 개방되어 있는 동안에는, 셀 트랜지스터(412)의 플로팅게이트단자(FG)에는 커플링 전압이 유도되지 않는다. 셀 트랜지스터(412)에 대한 프로그램 동작이 이루어지는 동안, 제1 스위칭소자(421) 및 제2 스위칭소자(422)는, 함께 스위칭 온 상태를 유지하거나, 또는 함께 스위칭 오프 상태를 유지한다.

비교부(430)는, 비교기(432)와 기준전류를 발생시키는 정전류원(434)을 포함하여 구성될 수 있다. 비교기(432)는, 메모리셀(410)에 흐르는 전류가 입력되는 제1 입력단자와, 정전류원(434)으로부터의 기준전류가 입력되는 제2 입력단자와, 그리고 출력단자를 갖는 전류비교기로 구성될 수 있다. 정전류원(434)에 의해 발생되는 기준전류는, 프로그램 동작에 의해 메모리셀(410)이 가질 수 있는 여러 문턱전압값들 중에서 타겟(target) 문턱전압값에 대응되는 전류값으로 설정될 수 있다. 일 예에서 메모리셀(410)에 흐르는 전류가 기준전류보다 큰 경우, 비교기(432)는 하이(high) 레벨의 출력신호(OUT)를 출력시킨다. 반면에 기준전류가 메모리셀(410)에 흐르는 전류보다 큰 경우, 비교기(432)는 로우(low) 레벨의 출력신호(OUT)를 출력시킨다.

비교기(432)로부터의 출력신호(OUT)는 스위칭부(420)에 전달되어 제1 스위칭소자(421) 및 제2 스위칭소자(422)를 스위칭 온 시키거나, 또는 스위칭 오프시킨다. 일 예에서 메모리셀(410)에 흐르는 전류가 정전류원(434)에 의한 기준전류보다 큰 동안에 비교기(432)로부터 출력되는 하이 레벨의 출력신호(OUT)는 제1 스위칭소자(421) 및 제2 스위칭소자(422)를 스위칭 온 상태로 유지되도록 한다. 따라서 이 기간 동안에 제1 바이어스 입력단자(CG)로부터 입력되는 제1 바이어스전압과 제2 바이어스 입력단자(TG)로부터 입력되는 제2 바이어스전압이 각각 커플링 커패시터(415) 및 터널링 커패시터(416)에 인가된다. 반면에 메모리셀(410)에 흐르는 전류가 기준전류보다 작아지게 되면, 비교기(432)로부터 로우 레벨의 출력신호(OUT)가 출력되고, 이 로우 레벨의 출력신호(OUT)는 제2 스위칭 소자(422)를 스위칭 오프 시킨다. 따라서 바이어스 입력단자(CG)로부터 입력되는 바이어스전압은 커플링 커패시터(416)에 인가되지 않는다.

그라운드연결부(440)는, 메모리셀(410)과 그라운드단자(GND) 사이에 배치된다. 그라운드연결부(440)는, n채널형 모스 전계효과트랜지스터(442)로 구성될 수 있다. n채널형 모스 전계효과트랜지스터(442)는, 게이트단자(G3), 드레인단자(D3), 및 소스단자(S3)를 갖는다. 게이트단자(G3)에는 게이트제어신호가 입력되며, 이 게이트제어신호에 의해 n채널형 모스 전계효과트랜지스터(442)는 턴 온되거나 턴 오프된다. 드레인단자(D3)는 소스라인(SL)을 통해 셀 트랜지스터(412)의 소스단자(S1)에 결합된다. 또한 드레인단자(D3)는, 비교기(432)의 입력단자에도 결합된다. 소스단자(S3)는 그라운드단자(GND)에 결합된다. n채널형 모스 전계효과트랜지스터(442)가 턴 온 되면, 셀 트랜지스터(412)의 소스단자(S1)가 결합되는 소스라인(SL)은 그라운드단자(GND)에 직접 결합되며, 따라서 셀 트랜지스터(412)의 소스단자(S1)에는 그라운드 전압인 0V가 인가된다. 소스라인(SL)에 그라운드 전압이 인가되는 리드 동작 동안에는 n채널형 모스 전계효과트랜지스터(442)의 턴 온 상태가 유지된다. 반면에 n채널형 모스 전계효과트랜지스터(442)가 턴 오프 되면, 소스라인(SL)은 비교기(432)의 제1 입력단자에 결합된다. 따라서 이 경우 비교기(432)이 제1 입력단자에는 셀 트랜지스터(412)에 흐르는 전류가 입력된다. 프로그램 전류를 검출하여 셀 트랜지스터(412)의 문턱전압값을 균일하게 하기 위해, 프로그램 동작 동안에는 n채널형 모스 전계효과트랜지스터(442)의 턴 오프 상태가 유지된다.

도 8은 도 7의 불휘발성 메모리장치의 메모리셀의 일 예를 나타내 보인 단면도이다. 본 예에 따른 불휘발성 메모리장치의 메모리셀(410)은, 싱글 폴리 메모리셀(single poly memory cell)일 수 있다. 구체적으로, 기판(510) 상부 영역에 n형의 딥웰(DNW; Deep N Well)(512)이 배치된다. 기판(510)은 p형의 도전형을 가질 수 있다. 기판(510)은, 터널링 영역(501), 메모리셀 영역(502), 커플링 영역(503), 및 아이솔레이션 영역들(504, 505, 506, 507)을 갖는다. 아이솔레이션 영역들(504, 505) 각각은 터널링 영역(501)의 양 측면에 배치된다. 아이솔레이션 영역들(505, 506) 각각은 메모리셀 영역(502)의 양 측면에 배치된다. 아이솔레이션 영역들(506, 507) 각각은 커플링 영역(503) 양 측면에 배치된다. n형의 딥웰(512)의 상부 영역에는 p형의 제1 웰영역(531), p형의 제2 웰영역(532), 및 p형의 제3 웰영역(533)이 상호 이격되도록 배치된다. p형의 제1 웰영역(531)은, 메모리셀 영역(502) 내에 배치된다. p형의 제2 웰영역(532)은 터널링 영역(501) 내에 배치된다. p형의 제3 웰영역(533)은 커플링 영역(503) 내에 배치된다. 아이솔레이션 영역(504)의 n형의 딥웰(512) 상부영역에는 n형의 제1 웰영역(534)이 배치된다. 아이솔레이션 영역(505)의 n형의 딥웰(512) 상부영역에는 n형의 제2 웰영역(535)이 배치된다. 아이솔레이션 영역(506)의 n형의 딥웰(512) 상부영역에는 n형의 제3 웰영역(536)이 배치된다. 아이솔레이션 영역(507)의 n형의 딥웰(512) 상부영역에는 n형의 제4 웰영역(537)이 배치된다.

p형의 제1 웰영역(531) 상부와, p형의 제2 웰영역(532) 상부와, 그리고 p형의 제3 웰영역(533) 상부에는 제1 게이트절연층(541) 및 플로팅게이트층(551)이 배치된다. p형의 제1 웰영역(531) 상부에는 제2 게이트절연층(542) 및 선택게이트층(552)이 배치된다. 제1 게이트절연층(541) 및 플로팅게이트층(551)과, 제2 게이트절연층(542) 및 선택게이트층(552)은, p형의 제1 웰영역(531) 위에서 일정 간격 상호 이격되도록 배치된다. 비록 도면에서 p형의 제1 웰영역(531) 상부와, p형의 제2 웰영역(532) 상부와, 그리고 p형의 제3 웰영역(533) 상부에 배치되는 플로팅게이트층(551)은 서로 분리되어 있는 것으로 도시되어 있지만, 본 단면 구조에서 나타나지 않는 다른 부분에서 전기적으로 서로 연결된다.

n형의 제1 웰영역(534)의 상부영역에는 n+형의 웰컨택영역(561)이 배치된다. p형의 제2 웰영역(532) 상부영역에는, p+형의 제1 컨택영역(562) 및 n+형의 제1 컨택영역(563)이 상호 이격되도록 배치된다. p+형의 제1 컨택영역(562)과 n+형의 제1 컨택영역(563)은, p형의 제2 웰영역(532) 상부의 플로팅게이트층(551)의 양 측면들에 각각 정렬되도록 배치된다. p형의 제1 웰영역(531) 상부영역에는, n+형의 소스영역(564), n+형의 드레인영역(565), n+형의 접합영역(566)이 상호 이격되도록 배치된다. n+형의 소스영역(564) 및 n+형의 접합영역(566)은 p형의 제1 웰영역(531) 상부의 플로팅게이트층(551)의 양 측면에 정렬되도록 배치된다. n+형의 드레인영역(565) 및 n+형의 접합영역(566)은 p형의 제1 웰영역(531) 상부의 선택게이트층(552)의 양 측면에 정렬되도록 배치된다. 따라서 n+형의 접합영역(566)은, p형의 제1 웰영역(531) 상부영역에서 플로팅게이트층(551)과 선택게이트층(552) 사이에 배치된다. p형의 제1 웰영역(531) 상부영역에는 p+형의 제2 컨택영역(567)이 n+형의 소스영역(564)과 일정 간격 이격되도록 배치된다. p형의 제3 웰영역(533) 상부영역에는 p+형의 제3 컨택영역(568)과 n+형의 제2 컨택영역(569)이 상호 이격되도록 배치된다. p+형의 제3 컨택영역(568)과 n+형의 제2 컨택영역(569)은, p형의 제3 웰영역(533) 상부의 플로팅게이트층(551)의 양 측면들에 각각 정렬되도록 배치된다.

n+형의 웰컨택영역(561)은 제1 컨택플러그(571)를 통해 제1 배선층패턴(581)에 전기적으로 결합된다. 제1 배선층패턴(581)은 웰바이어스라인(WBL)에 결합된다. p+형의 제1 컨택영역(562) n+형의 제1 컨택영역(563)은, 각각 제2 컨택플러그(572) 및 제3 컨택플러그(573)를 통해 제2 배선층패턴(582)에 전기적으로 결합된다. 제2 배선층패턴(582)은 제2 바이어스 인가라인(TG)에 결합된다. p+형의 제2 컨택영역(567) 및 n+형의 소스영역(564)은, 각각 제4 컨택플러그(574) 및 제5 컨택플러그(575)를 통해 제3 배선층패턴(583)에 전기적으로 결합된다. 제3 배선층패턴(583)은 소스라인(SL)에 결합된다. 선택게이트층(552)은 제6 컨택플러그(576)를 통해 제4 배선층패턴(584)에 전기적으로 결합된다. 제4 배선층패턴(584)은 워드라인(WL)에 결합된다. n+형의 드레인영역(565)은 제7 컨택플러그(577)를 통해 제5 배선층패턴(585)에 전기적으로 결합된다. 제5 배선층패턴(585)은 비트라인(BL)에 결합된다. p+형의 제3 컨택영역(568) 및 n+형의 제2 컨택영역(569)은, 각각 제8 컨택플러그(578) 및 제9 컨택플러그(579)를 통해 제6 배선층패턴(586)에 전기적으로 결합된다. 제6 배선층패턴(586)은 제1 바이어스 인가단자(CG)에 결합된다. p형의 제3 웰영역(533)과, 그 위에 배치되는 제1 게이트절연층패턴(541) 및 플로팅게이트층(551)은, 커플링 커패시터(415)를 구성한다. p형의 제2 웰영역(532)과, 그 위에 배치되는 제1 게이트절연층패턴(541) 및 플로팅게이트층(551)은, 터널링 커패시터(416)를 구성한다.

메모리셀 영역(502) 내의 p형의 제1 웰영역(531), n+형의 소스영역(564), n+형의 접합영역(566), 제1 게이트절연층(541), 및 플로팅게이트층(551)은, 도 7의 메모리셀(410)의 셀 트랜지스터(412)를 구성한다. 메모리셀 영역(502) 내의 p형의 제1 웰영역(531), n+형의 드레인영역(565), n+형의 접합영역(566), 제2 게이트절연층(542), 및 선택게이트층(552)은, 도 7의 메모리셀(410)의 선택 트랜지스터(414)를 구성한다. n+형의 접합영역(566)은, 셀 트랜지스터(도 4의 412)의 드레인영역으로 작용하면서, 동시에 선택 트랜지스터(도 4의 414)의 소스영역으로도 작용한다. 커플링 영역(503) 내의 p형의 제3 웰영역(533), 제1 게이트절연층(541), 및 플로팅게이트층(551)은, 도 1의 메모리셀(410)의 커플링 커패시터(415)를 구성한다. 터널링 영역(501) 내의 p형의 제2 웰영역(532), 제1 게이트절연층(541), 및 플로팅게이트층(551)은, 도 1의 메모리셀(410)의 터널링 커패시터(416)를 구성한다.

메모리셀(410)의 프로그램 동작 수행을 위해, 워드라인(WL)에 게이트 턴온 전압을 인가한다. 제1 바이어스 인가단자(CG)에는 포지티브 프로그램전압을 인가한다. 제2 바이어스 인가단자(TG)에는 네가티브 프로그램전압을 인가한다. 비트라인(BL)에는 포지티브 비트라인전압을 인가한다. p형의 제1 웰영역(531)에는 그라운드전압을 인가한다. 바이어스 인가단자(CG)로부터의 포지티브 프로그램전압은, p형의 제3 웰영역(533)에 인가된다. 커플링 커패시터(416)에 의해, p형의 제3 웰영역(533)에 인가되는 포지티브 프로그램전압에 커플링된 커플링 프로그램전압이 플로팅게이트층(551)에 유도된다. 플로팅게이트층(551)에 커플링 프로그램전압이 유도됨에 따라, 터널링 영역(501)의 p+형 제1 컨택영역(562) 및 n+형 제1 컨택영역(563) 사이에는 반전층이 형성된다. 플로팅게이트층(551)에 커플링 프로그램전압이 유도되고, p형의 제2 웰영역(532)에 네가티브 프로그램전압이 인가됨에 따라, 플로팅게이트층(551)과 반전층 사이에는 커플링 프로그램전압과 네가티브 프로그램전압의 차이에 해당하는 전위차가 생긴다. 이 전위차에 의해, 터널링 영역(501)에 형성된 반전층 내의 캐리어들, 즉 전자들이 제1 게이트절연층(541)을 통과하여 플로팅게이트층(551)으로 터널링하는 F-N 터널링(Fowler-Nordheim tunneling) 메커니즘에 의한 프로그램 동작이 이루어진다.

한편, 메모리셀 영역(502)에서, 워드라인(WL)에 게이트 턴온 전압이 인가됨에 따라, 선택 트랜지스터가 턴 온 되어, 턴 온 된 선택 트랜지스터에 연결되는 셀 트랜지스터가 선택된다. 선택 트랜지스터가 턴 온 됨에 따라, n+형의 드레인영역(565) 및 n+형의 접합영역(566) 사이에는 반전층이 형성되고, 이에 따라 n+형의 접합영역(566)에는 비트라인(BL)으로부터의 포지티브 비트라인전압이 전달된다. 한편, 플로팅게이트층(551)에 커플링 프로그램전압이 유도됨에 따라, 셀 트랜지스터가 턴 온 된다. 즉, n+형의 소스영역(564) 및 n+형의 접합영역(566) 사이에 반전층이 형성된다. 이에 따라 비트라인(BL)으로부터 소스라인(BL)까지 전류 이동 경로가 만들어진다. 터널링 영역(501) 내에서 F-N 터널링이 발생되는 동안 플로팅게이트층(551)에 가해지는 전압은 떨어지고, 이로 인해 메모리셀 영역(502)에서 비트라인(BL)으로부터 소스라인(SL)으로 흐르는 전류량은 감소된다.

도 9는 도 7의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다. 도 9에서 도 7과 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 이하에서 중복되는 설명은 생략하기로 한다. 도 9를 참조하면, 셀 트랜지스터(412)에 대한 프로그램 동작을 수행하기 위해, 선택 트랜지스터(414)의 워드라인(WL)을 통해 선택게이트단자(G2)에 게이트 턴온전압(+VG)을 인가하고, 비트라인(BL)에는 프로그램 비트라인전압(+VBL2)을 인가한다. 이에 따라 선택 트랜지스터(414)는 턴 온 되어 셀 트랜지스터(412)가 선택된다. 제1 스위칭소자(421)가 스위칭 온 상태, 즉 제1 스위칭소자(421)가 닫힌 상태에서 제1 바이어스 인가단자(CG)를 통해 포지티브 프로그램전압(+VPP2)을 인가한다. 제2 스위칭소자(422)가 스위칭 온 상태, 즉 제2 스위칭소자(422)가 닫힌 상태에서 제2 바이어스 인가단자(TG)를 통해 네가티브 프로그램전압(-VPP2)을 인가한다. 커플링 커패시터(415)의 커플링 동작에 의해, 셀 트랜지스터(412)의 플로팅게이트단자(FG)에는 포지티브 프로그램전압(+VPP2)에 커플링된 커플링 전압이 인가된다. 포지티브 프로그램전압(+VPP2)과 네가티브 프로그램전압(-VPP2)은 그 크기가 동일하고 다만 극성만 반대일 수 있다. 포지티브 프로그램전압(+VPP2)은, 커플링 전압에 의해 셀 트랜지스터(412)에서 F-N 터널링이 이루어질 수 있도록 하는 크기의 절반의 크기를 갖는다. 일 예에서 커플링 커패시터(415)의 커플링 비(coupling ratio)가 대략 90% 이상인 경우, 포지티브 프로그램전압(+VPP2)은 대략 8V일 수 있다. 셀 트랜지스터(412)에 대한 프로그램 동작이 이루어지는 동안, 그라운드연결부(440)를 구성하는 n채널형 모스 전계효과트랜지스터(442)는 턴 오프된다.

이와 같은 프로그램 과정에서, 셀 트랜지스터(412)의 드레인단자(D1) 및 소스단자(S1) 사이와, 선택 트랜지스터(414)의 드레인단자(D2) 및 소스단자(S2) 사이에는 각각 반전층이 형성된다. 셀 트랜지스터(412)에서는, 포지티브 프로그램전압(+VPP2)에 의해 커플링된 포지티브 커프링 프로그램전압과, 네가티브 프로그램전압(-VPP2)의 전위차에 의해 전자들이 플로팅게이트단자(FG)로 터널링되고, 이에 따라 셀 트랜지스터(412)의 문턱전압값은 타겟 문턱전??값을 향해 변화된다. 이 과정에서 비트라인(BL)으로부터 선택 트랜지스터(414) 및 셀 트랜지스터(412)를 통해 비교기(432)의 제1 입력단자로 프로그램 전류(Ip)가 흐른다. 프로그램 전류(Ip)는, 셀 트랜지스터(412)의 변화하는 문턱전압값에 따라 그 값이 변화한다. 플로팅게이트단자(FG)로의 전자들의 터널링이 이루어짐에 따라 셀 트랜지스터(412)의 문턱전압값은 점점 커지고, 이에 따라 프로그램 전류(Ip)의 크기는 점점 작아진다.

비교기(432)는, 제1 입력단자로 흐르는 프로그램 전류(Ip)의 값과, 정전류원(434)으로부터 제2 입력단자로 흐르는 기준 전류(Iref)의 값을 비교한다. 기준 전류(Iref)는, 프로그램 동작에 의해 셀 트랜지스터(412)가 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류값으로 설정된다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 큰 구간에서는, 셀 트랜지스터(412)의 문턱전압값이 타겟 문턱전압값까지 아직 도달하지 않은 상태를 의미한다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값과 동일한 시점에서는, 셀 트랜지스터(412)의 문턱전압값이 타겟 문턱전압값과 동일한 상태를 의미한다. 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 작은 구간에서는, 셀 트랜지스터(412)의 문턱전압값이 타겟 문턱전압값보다 커진 상태를 의미한다.

비교기(432)는, 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 큰 동안 하이 레벨의 출력신호(OUT)를 발생시킨다. 반면에 프로그램 전류(Ip) 값이 기준 전류(Iref) 값보다 작은 동안에는 로우 레벨의 출력신호(OUT)를 발생시킨다. 하이 레벨의 출력신호(OUT)는, 제1 스위칭소자(421) 및 제2 스위칭소자(422)를 스위칭 온 상태로 유지시킨다. 따라서 셀 트랜지스터(412)의 플로팅게이트단자(FG) 및 터널링 커패시터(416)의 일단에는 각각 포지티브 커플링 프로그램전압 및 네가티브 프로그램전압이 계속 인가되며, 셀 트랜지스터(412)에 대한 프로그램 동작은 유지된다. 비교기(432)로부터 로우 레벨의 출력신호(OUT)가 발생되게 되면, 즉 셀 트랜지스터(412)의 문턱전??값이 타겟 문턱전압값에 도달되게 되면, 로우 레벨의 출력신호(OUT)에 의해 제1 스위칭소자(421) 및 제2 스위칭소자(422)는 모두 스위칭 온 상태에서 스위칭 오프 상태가 된다. 이에 따라 제1 바이어스 인가단자(CG)와 커플링 커패시터(415)의 전기적 연결라인과, 제2 바이어스 인가단자(TG)와 터널링 커패시터(416)의 전기적 연결라인은 개방(open)된다. 셀 트랜지스터(412)의 플로팅게이트단자(FG)에는 더 이상 커플링전압이 유도되지 못하고, 그 결과 셀 트랜지스터(412)의 프로그램 동작은 종료된다. 비교기(432)로부터의 출력신호(OUT)의 레벨은 서로 반대가 될 수도 있다. 이 경우 출력신호(OUT)의 레벨에 따른 스위칭소자(422)의 스위칭동작 또한 반대가 된다.

도 10은 또 다른 예에 따른 불휘발성 메모리장치를 나타내 보인 회로도이다. 도 10을 참조하면, 불휘발성 메모리장치(600)는, 메모리셀(610)과, 스위칭부(620)와, 전류전달부(630)와, 그리고 비교부(640)를 포함하여 구성된다. 불휘발성 메모리장치(600)는 그라운드연결부(650)를 포함할 수 있다. 메모리셀(610)은, 셀 트랜지스터(612), 선택 트랜지스터(614), 커플링 커패시터(615), 및 터널링 커패시터(616)를 포함한다. 일 예에서 셀 트랜지스터(612) 및 선택 트랜지스터(614)는 n채널형 모스 전계효과트랜지스터로 구성될 수 있다. 셀 트랜지스터(612)는 플로팅게이트단자(FG)를 가지며, 선택 트랜지스터(614)는 선택게이트단자(G2)를 갖는다. 셀 트랜지스터(612)의 드레인단자(D1)와 선택 트랜지스터(614)의 소스단자(S2)는 상호 결합된다. 선택 트랜지스터(614)의 선택게이트단자(G2) 및 드레인단자(D2)는, 각각 워드라인(WL) 및 비트라인(BL)에 결합된다. 셀 트랜지스터(612)의 소스단자(S1)는 소스라인(SL)에 결합된다. 셀 트랜지스터(612)의 플로팅게이트단자(FG)는, 커플링 커패시터(615) 및 터널링 커패시터(616)에 결합된다. 커플링 커패시터(615) 및 터널링 커패시터(616)는, 셀 트랜지스터(612)의 플로팅게이트단자(FG)에 대해 병렬로 배치된다. 일 예에서 커플링 커패시터(615) 및 터널링 커패시터(616)는 각각 모스 커패시터 구조로 구성될 수 있다. 메모리셀(610)의 단면 구조는 도 8을 참조하여 설명한 메모리셀(410)의 단면 구조와 동일할 수 있다.

스위칭부(620)는, 제1 바이어스 인가단자(CG) 및 제2 바이어스 인가단자(TC)와, 메모리셀(610) 사이에 배치된다. 스위칭부(620)는, 제1 스위칭소자(621) 및 제2 스위칭소자(622)를 포함할 수 있다. 제1 스위칭소자(621)는, 제1 바이어스 인가단자(CG)와 커플링 커패시터(615) 사이에 배치되며, 제1 바이어스 인가단자(CG)와 커플링 커패시터(615)를 전기적으로 단락시키거나 개방시킨다. 제2 스위칭소자(622)는, 제2 바이어스 인가단자(TG)와 터널링 커패시터(616) 사이에 배치되며, 제2 바이어스 인가단자(TG)와 터널링 커패시터(616)를 전기적으로 단락시키거나 개방시킨다. 일 예에서 제1 스위칭소자(621) 및 제2 스위칭소자(622)는 모스 전계효과트랜지스터로 구현될 수 있지만, 이는 단지 하나의 예로서 스위칭동작을 수행할 수 있는 다른 여러 소자들 중 하나로 구현될 수도 있다. 제1 스위칭소자(621) 및 제2 스위칭소자(622)가 스위칭 온 되는 동안, 즉 제1 바이어스 인가단자(CG)와 커플링 커패시터(615)가 전기적으로 단락되는 동안에는, 제1 바이어스 인가단자(CG)에 인가되는 바이어스 전압에 커플링되는 커플링 전압이 셀 트랜지스터(612)의 플로팅게이트단자(FG)에 유도된다. 플로팅게이트단자(FG)에 유도되는 커플링 전압은 커플링 비(coupling ratio)에 의해 결정될 수 있다. 제1 스위칭소자(621) 및 제2 스위칭소자(622)가 스위칭 오프(switching off) 되는 동안, 즉 제1 바이어스 인가단자(CG)와 커플링 커패시터(615)가 전기적으로 개방되어 있는 동안에는, 셀 트랜지스터(612)의 플로팅게이트단자(FG)에는 커플링 전압이 유도되지 않는다.

전류전달부(630)는, 메모리셀(610)을 흐르는 전류를 비교부(640)에 전달한다. 전류전달부(630)는, 제1 모스 전계효과트랜지스터(632) 및 제2 모스 전계효과트랜지스터(634)로 구성되는 전류 미러(current mirror) 회로를 포함할 수 있다. 제1 모스 전계효과트랜지스터(632)의 게이트단자(G4)와 제2 모스 전계효과트랜지스터(634)의 게이트단자(G5)는 서로 결합된다. 제1 모스 전계효과트랜지스터(632)의 소스단자(S4)와 제2 모스 전계효과트랜지스터(634)의 소스단자(S5)는 그라운드단자(GND)에 공통으로 결합된다. 제1 모스 전계효과트랜지스터(632)의 드레인단자(D4)는 셀 트랜지스터(612)의 소스단자(S1) 및 제1 모스 전계효과트랜지스터(632)의 게이트단자(G4)에 결합된다. 제2 모스 전계효과트랜지스터(634)의 드레인단자(D5)는 비교부(640)에 결합된다. 제2 모스 전계효과트랜지스터(634)의 드레인단자(D5)로부터 소스단자(S4)로 흐르는 전류(Ipb)는, 제1 모스 전계효과트랜지스터(632)의 드레인단자(D4)로부터 소스단자(S5)로 흐르는 전류(Ipa)와 같은 크기를 갖는다.

비교부(640)는, 비교기(642)와 기준전류를 발생시키는 정전류원(644)을 포함하여 구성될 수 있다. 비교기(642)는, 제1 입력단자 및 제2 입력단자와, 그리고 출력단자를 갖는 전류비교기로 구성될 수 있다. 제1 입력단자는 전류전달부(630)의 제2 모스 전계효과트랜지스터(634)의 드레인단자(D5)에 결합된다. 제2 입력단자는 기준전류(Iref)를 발생시키는 정전류원(644)과 결합된다. 출력단자(OUT)는 스위칭부(620)와 결합된다. 정전류원(644)에 의해 발생되는 기준전류(Iref)는, 프로그램 동작에 의해 메모리셀(610)이 가질 수 있는 여러 문턱전압값들 중에서 타겟(target) 문턱전압값에 대응되는 전류값으로 설정될 수 있다. 일 예에서 메모리셀(610)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 큰 경우, 비교기(642)는 하이(high) 레벨의 출력신호(OUT)를 출력시킨다. 반면에 기준전류(Iref)가 메모리셀(610)에 흐르는 전류(Ipa=Ipb)보다 큰 경우, 비교기(642)는 로우(low) 레벨의 출력신호(OUT)를 출력시킨다.

비교기(642)로부터의 출력신호(OUT)는 스위칭부(620)에 전달되어 스위칭소자(622)를 스위칭 온 시키거나, 또는 스위칭 오프시킨다. 일 예에서 전류전달부(630)에 의해 전달되는 메모리셀(610)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 큰 동안에 비교기(642)로부터 출력되는 하이 레벨의 출력신호(OUT)는 제1 스위칭소자(621) 및 제2 스위칭소자(622)를 스위칭 온 상태로 유지되도록 한다. 따라서 이 기간 동안에 제1 바이어스 입력단자(CG)로부터 입력되는 포지티브 프로그램전압과, 제2 바이어스 입력단자(TG)로부터 입력되는 네가티브 프로그램전압이, 각각 커플링 커패시터(615) 및 터널링 커패시터(616)에 인가된다. 반면에 전류전달부(630)에 의해 전달되는 메모리셀(610)에 흐르는 전류(Ipa=Ipb)가 기준전류(Iref)보다 작아지게 되면, 비교기(642)로부터 로우 레벨의 출력신호(OUT)가 출력되고, 이 로우 레벨의 출력신호(OUT)는 제2 스위칭 소자(622)를 스위칭 오프 시킨다. 따라서 제1 바이어스 입력단자(CG)로부터 입력되는 포지티브 프로그램전압과, 제2 바이어스 입력단자(TG)로부터 입력되는 네가티브 프로그램전압은, 각각 커플링 커패시터(615) 및 터널링 커패시터(616)에 더이상 인가되지 않는다.

그라운드연결부(650)는, 메모리셀(610)과 그라운드단자(GND) 사이에 배치된다. 그라운드연결부(650)는, n채널형 모스 전계효과트랜지스터(652)로 구성될 수 있다. n채널형 모스 전계효과트랜지스터(652)는, 게이트단자(G3), 드레인단자(D3), 및 소스단자(S3)를 갖는다. 게이트단자(G3)에는 게이트제어신호가 입력되며, 이 게이트제어신호에 의해 n채널형 모스 전계효과트랜지스터(652)는 턴 온되거나 턴 오프된다. 드레인단자(D3)는 소스라인(SL)을 통해 셀 트랜지스터(614)의 소스단자(S1)에 결합된다. 소스단자(S3)는 그라운드단자(GND)에 결합된다. n채널형 모스 전계효과트랜지스터(652)가 턴 온 되면, 셀 트랜지스터(612)의 소스단자(S1)가 결합되는 소스라인(SL)은 그라운드단자(GND)에 결합되며, 따라서 셀 트랜지스터(612)의 소스단자(S1)에는 그라운드 전압인 0V가 인가된다. 소스라인(SL)에 그라운드 전압이 인가되는 리드 동작 동안에는 n채널형 모스 전계효과트랜지스터(652)의 턴 온 상태가 유지된다. 반면에 n채널형 모스 전계효과트랜지스터(652)가 턴 오프 되면, 소스라인(SL)을 통해 흐르는 전류(Ipa)는 전류전달부(630)에 의해 비교기(642)로 전달된다. 프로그램 전류를 검출하여 셀 트랜지스터(612)의 문턱전압값을 균일하게 하기 위해, 프로그램 동작 동안에는 n채널형 모스 전계효과트랜지스터(652)의 턴 오프 상태가 유지된다.

도 11은 도 10의 불휘발성 메모리장치의 프로그램 동작을 설명하기 위해 나타내 보인 회로도이다. 도 11에서 도 10과 동일한 참조부호는 동일한 구성요소를 나타내며, 따라서 이하에서 중복되는 설명은 생략하기로 한다. 도 11을 참조하면, 셀 트랜지스터(612)에 대한 프로그램 동작을 수행하기 위해, 선택 트랜지스터(614)의 워드라인(WL)을 통해 선택게이트단자(G2)에 게이트 턴온전압(+VG)을 인가하고, 비트라인(BL)에는 프로그램 비트라인전압(+VBL2)을 인가한다. 이에 따라 선택 트랜지스터(614)는 턴 온 되어 셀 트랜지스터(612)가 선택된다. 제1 스위칭소자(621)가 스위칭 온 상태, 즉 제1 스위칭소자(621)가 닫힌 상태에서 제1 바이어스 인가단자(CG)를 통해 포지티브 프로그램전압(+VPP2)을 인가한다. 제2 스위칭소자(622)가 스위칭 온 상태, 즉 제2 스위칭소자(622)가 닫힌 상태에서 제2 바이어스 인가단자(TG)를 통해 네가티브 프로그램전압(-VPP2)을 인가한다. 커플링 커패시터(615)의 커플링 동작에 의해, 셀 트랜지스터(612)의 플로팅게이트단자(FG)에는 포지티브 프로그램전압(+VPP2)에 커플링된 커플링 전압이 인가된다. 포지티브 프로그램전압(+VPP2)과 네가티브 프로그램전압(-VPP2)은 그 크기가 동일하고 다만 극성만 반대일 수 있다. 포지티브 프로그램전압(+VPP2)은, 커플링 전압에 의해 셀 트랜지스터(612)에서 F-N 터널링이 이루어질 수 있도록 하는 크기의 절반의 크기를 갖는다. 일 예에서 커플링 커패시터(615)의 커플링 비(coupling ratio)가 대략 90% 이상인 경우, 포지티브 프로그램전압(+VPP2)은 대략 8V일 수 있다. 셀 트랜지스터(612)에 대한 프로그램 동작이 이루어지는 동안, 그라운드연결부(640)를 구성하는 n채널형 모스 전계효과트랜지스터(642)는 턴 오프된다.

이와 같은 프로그램 과정에서, 셀 트랜지스터(612)의 드레인단자(D1) 및 소스단자(S1) 사이와, 선택 트랜지스터(614)의 드레인단자(D2) 및 소스단자(S2) 사이에는 각각 반전층이 형성된다. 셀 트랜지스터(612)에서는, 포지티브 프로그램전압(+VPP2)에 의해 커플링된 포지티브 커프링 프로그램전압과, 네가티브 프로그램전압(-VPP2)의 전위차에 의해 전자들이 플로팅게이트단자(FG)로 터널링되고, 이에 따라 셀 트랜지스터(612)의 문턱전압값은 타겟 문턱전??값을 향해 변화된다. 이 과정에서 비트라인(BL)으로부터 선택 트랜지스터(614) 및 셀 트랜지스터(612)를 통해 소스라인(SL)으로 프로그램 전류(Ipa)가 흐른다. 전류전달부(630)를 구성하는 전류 미러 회로에 프로그램 전류(Ipa)와 동일한 프로그램 전류(Ipb)가 발생된다. 프로그램 전류(Ipa=Ipb)는, 셀 트랜지스터(612)의 변화하는 문턱전압값에 따라 그 값이 변화한다. 플로팅게이트단자(FG)로의 전자들의 터널링이 이루어짐에 따라 셀 트랜지스터(612)의 문턱전압값은 점점 커지고, 이에 따라 프로그램 전류(Ipa=Ipb)의 크기는 점점 작아진다.

비교기(642)는, 제1 입력단자에 결합되는 신호라인으로 흐르는 프로그램 전류(Ipb=Ipa)의 값과, 정전류원(644)으로부터 제2 입력단자에 결합되는 신호라인으로 흐르는 기준 전류(Iref)의 값을 비교한다. 기준 전류(Iref)는, 프로그램 동작에 의해 셀 트랜지스터(612)가 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류값으로 설정된다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 큰 구간에서는, 셀 트랜지스터(612)의 문턱전압값이 타겟 문턱전압값까지 아직 도달하지 않은 상태를 의미한다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값과 동일한 시점에서는, 셀 트랜지스터(612)의 문턱전압값이 타겟 문턱전압값과 동일한 상태를 의미한다. 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 작은 구간에서는, 셀 트랜지스터(612)의 문턱전압값이 타겟 문턱전압값보다 커진 상태를 의미한다.

비교기(642)는, 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 큰 동안 하이 레벨의 출력신호(OUT)를 발생시킨다. 반면에 프로그램 전류(Ipb=Ipa) 값이 기준 전류(Iref) 값보다 작은 동안에는 로우 레벨의 출력신호(OUT)를 발생시킨다. 하이 레벨의 출력신호(OUT)는, 제1 스위칭소자(621) 및 제2 스위칭소자(622)를 스위칭 온 상태로 유지시킨다. 따라서 셀 트랜지스터(612)의 플로팅게이트단자(FG) 및 터널링 커패시터(616)의 일단에는 각각 포지티브 커플링 프로그램전압 및 네가티브 프로그램전압이 계속 인가되며, 셀 트랜지스터(612)에 대한 프로그램 동작은 유지된다. 비교기(642)로부터 로우 레벨의 출력신호(OUT)가 발생되게 되면, 즉 셀 트랜지스터(612)의 문턱전??값이 타겟 문턱전압값에 도달되게 되면, 로우 레벨의 출력신호(OUT)에 의해 제1 스위칭소자(621) 및 제2 스위칭소자(622)는 스위칭 온 상태에서 스위칭 오프 상태가 된다. 이에 따라 제1 바이어스 인가단자(CG)와 커플링 커패시터(615)의 전기적 연결라인과, 제2 바이어스 인가단자(TG)와 터널링 커패시터(616)의 전기적 연결라인은 개방(open)된다. 셀 트랜지스터(612)의 플로팅게이트단자(FG)에는 더 이상 커플링전압이 유도되지 못하고, 그 결과 셀 트랜지스터(612)의 프로그램 동작은 종료된다. 비교기(632)로부터의 출력신호(OUT)의 레벨은 서로 반대가 될 수도 있다. 이 경우 출력신호(OUT)의 레벨에 따른 제1 스위칭소자(621) 및 제2 스위칭소자(622)의 스위칭동작 또한 반대가 된다.

상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.

100...불휘발성 메모리장치 110...메모리셀
112...셀 트랜지스터 114...선택 트랜지스터
116...커플링 커패시터 120...스위칭부
122...스위칭소자 130...비교부
132...비교기 134...정전류원
140...그라운드연결부 142...n채널 모스 전계효과트랜지스터

Claims (22)

  1. 플로팅게이트단자를 갖는 셀 트랜지스터와, 상기 플로팅게이트단자에 결합되는 커플링 커패시터를 포함하는 메모리셀;
    상기 커플링 커패시터와 바이어스 인가단자 사이에 배치되는 스위칭부; 및
    상기 메모리셀의 프로그램 동작시 상기 메모리셀을 흐르는 전류와 기준전류를 비교하여 발생되는 출력신호에 의해 상기 스위칭부의 스위칭 동작을 제어하는 비교부를 포함하는 불휘발성 메모리장치.
  2. 제1항에 있어서,
    상기 메모리셀은, 게이트단자와, 상기 셀 트랜지스터의 드레인단자에 결합되는 소스단자와, 그리고 드레인단자를 갖는 선택 트랜지스터를 포함하며,
    상기 게이트단자 및 드레인단자는, 각각 워드라인 및 비트라인에 결합되는 불휘발성 메모리장치.
  3. 제1항에 있어서,
    상기 스위칭부는, 상기 출력신호에 의해 단락되거나 개방되는 적어도 하나 이상의 스위치소자를 포함하는 불휘발성 메모리장치.
  4. 제1항에 있어서, 상기 비교부는,
    상기 기준전류를 발생시키는 정전류원; 및
    상기 메모리셀에 흐르는 전류와 상기 정전류원으로부터의 기준전류를 입력받아 상기 출력신호를 발생시키는 전류 비교기를 포함하는 불휘발성 메모리장치.
  5. 제4항에 있어서,
    상기 정전류원에 의해 발생되는 기준전류는, 프로그램 동작에 의해 상기 메모리셀이 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류값을 갖는 불휘발성 메모리장치.
  6. 제4항에 있어서,
    상기 전류 비교기는, 상기 메모리셀에 흐르는 전류가 상기 기준전류보다 큰 경우 상기 스위칭부를 스위칭 온 시키는 제1 출력신호를 발생시키고, 상기 메모리셀에 흐르는 전류가 상기 기준전류보다 작은 경우 상기 스위칭부를 스위칭 오프시키는 제2 출력신호를 발생시키는 불휘발성 메모리장치.
  7. 제1항에 있어서,
    상기 메모리셀과 그라운드단자 사이에 배치되어 상기 메모리셀의 프로그램 동작과 리드 동작시 상기 셀 트랜지스터의 소스단자의 전위를 변경하는 그라운드연결부를 더 포함하는 불휘발성 메모리장치.
  8. 제7항에 있어서,
    상기 그라운드연결부는, 모스 전계효과트랜지스터를 포함하는 불휘발성 메모리장치.
  9. 제8항에 있어서,
    상기 모스 전계효과트랜지스터는, 게이트단자와, 상기 셀 트랜지스터의 소스단자 및 상기 비교부에 결합되는 드레인단자와, 상기 그라운드단자에 결합되는 소스단자를 갖는 불휘발성 메모리장치.
  10. 제9항에 있어서,
    상기 모스 전계효과트랜지스터는, 상기 메모리셀의 프로그램 동작시 턴 오프되고, 상기 메모리셀의 리드 동작시 턴 온되는 불휘발성 메모리장치.
  11. 제1항에 있어서,
    상기 메모리셀을 흐르는 전류를 상기 비교부에 전달하는 전류전달부를 더 포함하는 불휘발성 메모리장치.
  12. 제11항에 있어서,
    상기 전류전달부는, 게이트단자가 서로 결합되고 소스단자는 그라운드단자에 공통으로 결합되는 제1 모스 전계효과트랜지스터 및 제2 모스 전계효과트랜지스터를 포함하고,
    상기 제1 모스 전계효과트랜지스터의 드레인단자는 상기 셀 트랜지스터의 소스단자 및 제1 모스 전계효과트랜지스터의 게이트단자에 결합되며, 그리고
    상기 제2 모스 전계효과트랜지스터의 드레인단자는 상기 비교부에 결합되는 불휘발성 메모리장치.
  13. 제12항에 있어서, 상기 비교부는,
    상기 기준전류를 발생시키는 정전류원; 및
    상기 제2 모스 전계효과트랜지스터의 드레인단자와 상기 정전류원이 각각 결합되는 제1 입력단자 및 제2 입력단자와, 출력단자를 갖는 전류비교기를 포함하는 불휘발성 메모리장치.
  14. 제12항에 있어서,
    상기 메모리셀과 비교부 사이에 배치되어 상기 메모리셀의 프로그램 동작과 리드 동작시 상기 셀 트랜지스터의 소스단자의 전위를 변경하는 그라운드연결부를 더 포함하되,
    상기 그라운드연결부는, 게이트단자와, 상기 셀 트랜지스터의 소스단자 및 상기 제1 모스 전계효과트랜지스터의 드레인단자에 결합되는 드레인단자와, 그라운드단자에 결합되는 소스단자를 갖는 모스 전계효과트랜지스터를 포함하며,
    상기 모스 전계효과트랜지스터는, 상기 메모리셀의 프로그램 동작시 턴 오프되고, 상기 메모리셀의 리드 동작시 턴 온되는 불휘발성 메모리장치.
  15. 제1항에 있어서,
    상기 메모리셀은, 상기 플로팅게이트단자에 결합되고, 상기 커플링 커패시터와는 병렬로 배치되는 터널링 커패시터를 더 포함하는 불휘발성 메모리장치.
  16. 제15항에 있어서, 상기 스위칭부는,
    상기 커플링 커패시터와 제1 바이어스 인가단자 사이에 배치되는 제1 스위칭소자; 및
    상기 터널링 커패시터와 제2 바이어스 인가단자 사이에 배치되는 제2 스위칭소자를 포함하며,
    상기 제1 스위칭소자 및 제2 스위칭소자는, 상기 출력신호에 의해 단락되거나 개방되는 불휘발성 메모리장치.
  17. 제15항에 있어서,
    상기 메모리셀을 흐르는 전류를 상기 비교부에 전달하는 전류전달부를 더 포함하는 불휘발성 메모리장치.
  18. 제17항에 있어서,
    상기 전류전달부는, 게이트단자가 서로 결합되고 소스단자는 그라운드단자에 공통으로 결합되는 제1 모스 전계효과트랜지스터 및 제2 모스 전계효과트랜지스터를 포함하고,
    상기 제1 모스 전계효과트랜지스터의 드레인단자는 상기 셀 트랜지스터의 소스단자 및 제1 모스 전계효과트랜지스터의 게이트단자에 결합되며, 그리고
    상기 제2 모스 전계효과트랜지스터의 드레인단자는 상기 비교부에 결합되는 불휘발성 메모리장치.
  19. 제17항에 있어서, 상기 비교부는,
    상기 기준전류를 발생시키는 정전류원; 및
    상기 제2 모스 전계효과트랜지스터의 드레인단자와 상기 정전류원이 각각 결합되는 제1 입력단자 및 제2 입력단자와, 출력단자를 갖는 전류비교기를 포함하는 불휘발성 메모리장치.
  20. 제18항에 있어서,
    상기 메모리셀과 비교부 사이에 배치되어 상기 메모리셀의 프로그램 동작과 리드 동작시 상기 셀 트랜지스터의 소스단자의 전위를 변경하는 그라운드연결부를 더 포함하되,
    상기 그라운드연결부는, 게이트단자와, 상기 셀 트랜지스터의 소스단자 및 상기 제1 모스 전계효과트랜지스터의 드레인단자에 결합되는 드레인단자와, 그라운드단자에 결합되는 소스단자를 갖는 모스 전계효과트랜지스터를 포함하며,
    상기 모스 전계효과트랜지스터는, 상기 메모리셀의 프로그램 동작시 턴 오프되고, 상기 메모리셀의 리드 동작시 턴 온되는 불휘발성 메모리장치.
  21. 메모리셀에 프로그램 전압을 인가하여 프로그램 동작을 시작하는 단계; 및
    상기 프로그램 동작에 의해 상기 메모리셀에 흐르는 전류를 기준전류와 비교하여 상기 전류가 기준전류보다 작으면 상기 프로그램 전압의 인가를 중단시키는 단계를 포함하는 불휘발성 메모리장치의 프로그램 방법.
  22. 제21항에 있어서,
    상기 기준전류는, 상기 프로그램 동작에 의해 상기 메모리셀이 가질 수 있는 문턱전압값들 중에서 타겟 문턱전압값에 대응되는 전류로 설정하는 불휘발성 메모리장치의 프로그램 방법.
KR1020150127678A 2015-09-09 2015-09-09 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법 KR20170030697A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150127678A KR20170030697A (ko) 2015-09-09 2015-09-09 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150127678A KR20170030697A (ko) 2015-09-09 2015-09-09 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법
US15/012,440 US9837158B2 (en) 2015-09-09 2016-02-01 Nonvolatile memory device and method of programming the same
CN201610096525.9A CN106531214A (zh) 2015-09-09 2016-02-22 非易失性存储器件及其编程方法
TW105112402A TW201711045A (zh) 2015-09-09 2016-04-21 非揮發性記憶體裝置和程式化其之方法

Publications (1)

Publication Number Publication Date
KR20170030697A true KR20170030697A (ko) 2017-03-20

Family

ID=58190160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127678A KR20170030697A (ko) 2015-09-09 2015-09-09 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법

Country Status (4)

Country Link
US (1) US9837158B2 (ko)
KR (1) KR20170030697A (ko)
CN (1) CN106531214A (ko)
TW (1) TW201711045A (ko)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172196A (en) * 1984-11-26 1992-12-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US4866389A (en) * 1988-06-17 1989-09-12 Ventritex Circuit and method for measuring battery voltage by time of discharge of a capacitor
DE4110407A1 (de) * 1990-03-30 1991-10-02 Toshiba Kawasaki Kk Halbleiter-speicheranordnung
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5852640A (en) * 1995-06-26 1998-12-22 Kliza; Phillip S. Clock distribution apparatus with current sensed skew cancelling
JP3039458B2 (ja) * 1997-07-07 2000-05-08 日本電気株式会社 不揮発性半導体メモリ
JPH11306775A (ja) * 1998-04-17 1999-11-05 Tadahiro Omi 半導体メモリ装置
US6490200B2 (en) * 2000-03-27 2002-12-03 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US20050030827A1 (en) * 2002-09-16 2005-02-10 Impinj, Inc., A Delaware Corporation PMOS memory cell
KR100762691B1 (ko) * 2005-11-07 2007-10-01 삼성에스디아이 주식회사 Dc­dc 변환기 및 그를 이용한 유기발광표시장치
US7516002B2 (en) * 2006-01-10 2009-04-07 Guardian Industries Corp. Rain sensor for detecting rain or other material on window of a vehicle or on other surface
DE602006002507D1 (de) * 2006-07-04 2008-10-09 Infineon Technologies Ag Ladungspumpe und Bootstrap-Kondensator
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置,顯示裝置,和半導體裝置,以及其驅動方法
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
EP2073212B1 (fr) * 2007-12-21 2011-05-11 EM Microelectronic-Marin SA Dispositif de lecture d'une mémoire non volatile à basse consommation, et son procédé de mise en action
TW200943298A (en) * 2008-04-11 2009-10-16 Nat Univ Tsing Hua Nonvolatile analog memory
JP5479799B2 (ja) * 2009-07-23 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US7974134B2 (en) 2009-11-13 2011-07-05 Sandisk Technologies Inc. Voltage generator to compensate sense amplifier trip point over temperature in non-volatile memory
US9030870B2 (en) * 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory
US9070466B2 (en) * 2012-09-06 2015-06-30 Infineon Technologies Ag Mismatch error reduction method and system for STT MRAM
KR20140061849A (ko) * 2012-11-14 2014-05-22 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 구동방법
US9286953B2 (en) * 2013-02-28 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9123430B2 (en) * 2013-06-14 2015-09-01 Sandisk 3D Llc Differential current sense amplifier and method for non-volatile memory
US9812193B2 (en) * 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
US9384792B2 (en) * 2014-04-09 2016-07-05 Globalfoundries Inc. Offset-cancelling self-reference STT-MRAM sense amplifier
US9424944B2 (en) * 2014-10-31 2016-08-23 Sandisk Technologies Llc Detecting voltage threshold drift

Also Published As

Publication number Publication date
US9837158B2 (en) 2017-12-05
TW201711045A (zh) 2017-03-16
CN106531214A (zh) 2017-03-22
US20170069386A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
US8320180B2 (en) Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general purpose CMOS technology with thick gate oxide
US6788573B2 (en) Non-volatile semiconductor memory and method of operating the same
US6667902B2 (en) Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US5633518A (en) Nonvolatile reprogrammable interconnect cell with FN tunneling and programming method thereof
US8305790B2 (en) Electrical anti-fuse and related applications
US5587603A (en) Two-transistor zero-power electrically-alterable non-volatile latch
US6627555B2 (en) Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
US9224496B2 (en) Circuit and system of aggregated area anti-fuse in CMOS processes
US7948020B2 (en) Asymmetric single poly NMOS non-volatile memory cell
US5986931A (en) Low voltage single CMOS electrically erasable read-only memory
US6711064B2 (en) Single-poly EEPROM
US6956258B2 (en) Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
JP3892612B2 (ja) 半導体装置
US6034893A (en) Non-volatile memory cell having dual avalanche injection elements
CN1801393B (zh) 半导体集成电路
US7099192B2 (en) Nonvolatile flash memory and method of operating the same
US6885587B2 (en) Single poly embedded EPROM
US6898116B2 (en) High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US20040125652A1 (en) Integrated circuit embedded with single-poly non-volatile memory
US7551494B2 (en) Single-poly non-volatile memory device and its operation method
US6940751B2 (en) High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6421293B1 (en) One-time programmable memory cell in CMOS technology
US5646438A (en) Programmable semiconductor memory
US7177182B2 (en) Rewriteable electronic fuses
US7433243B2 (en) Operation method of non-volatile memory