KR102115440B1 - 비휘발성 메모리 장치 및 그의 구동방법 - Google Patents

비휘발성 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR102115440B1
KR102115440B1 KR1020120128969A KR20120128969A KR102115440B1 KR 102115440 B1 KR102115440 B1 KR 102115440B1 KR 1020120128969 A KR1020120128969 A KR 1020120128969A KR 20120128969 A KR20120128969 A KR 20120128969A KR 102115440 B1 KR102115440 B1 KR 102115440B1
Authority
KR
South Korea
Prior art keywords
current
unit
memory cell
cell
mirroring
Prior art date
Application number
KR1020120128969A
Other languages
English (en)
Other versions
KR20140061849A (ko
Inventor
임혁상
송택상
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120128969A priority Critical patent/KR102115440B1/ko
Priority to US13/844,923 priority patent/US9019746B2/en
Priority to CN201310170871.3A priority patent/CN103811052B/zh
Publication of KR20140061849A publication Critical patent/KR20140061849A/ko
Application granted granted Critical
Publication of KR102115440B1 publication Critical patent/KR102115440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]

Abstract

저항상태에 따라 데이터가 저장되는 비휘발성 메모리 장치 및 그의 구동방법에 관한 것으로, 예정된 저항상태에 대응하는 노말 데이터를 저장하기 위한 메모리 셀; 노말 데이터를 카피한 임시 데이터를 저장하기 위한 데이터 카피부; 메모리 셀의 저항상태가 반영된 기준전류를 생성하기 위한 기준전류 생성부; 및 기준전류와 비교대상전류 - 데이터 카피부에 흐르는 전류임 - 에 기초하여 노말 데이터를 감지하기 위한 감지부를 포함하는 비휘발성 메모리 장치가 제공된다.

Description

비휘발성 메모리 장치 및 그의 구동방법{NONVOLATILE MEMORY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 비휘발성 메모리 장치 및 그의 구동방법에 관한 것이다.
일반적으로, 비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 메모리 장치로서 플래시 메모리 장치(Flash memory), 상 변화 메모리 장치(PCRAM : Phase Change RAM) 등이 있다. 특히, 상 변화 메모리 장치(PCRAM)는 상 변화 물질, 대표적인 예로서 GST(게르마늄 안티몬 텔루륨)을 이용하여 메모리 셀을 구성하고, GST에 열을 가하여 정질(Crystal) 또는 비정질(Amorphous) 상태로 만듦으로써 메모리 셀에 데이터를 저장할 수 있도록 한 메모리 장치이다. 이와 같은 상 변화 메모리 장치(PCRAM)는 휘발성 메모리 장치(RAM : Random Access Memory)에 상응하는 데이터 처리 속도를 가진다.
도 1에는 종래기술에 따른 상 변화 메모리 장치의 구성도가 도시되어 있다.
도 1을 참조하면, 상 변화 메모리 장치(10)는 펌핑전압(VPPSA) 도메인을 사용하고 있으며 커런트 미러(current mirror)를 위한 신호들(BIAS, CLMBL, VCLAMP)의 제어에 따라 메모리 셀(GST, D) 경로로 센싱 커런트(sensing current)를 전달하는 방법을 사용하고 있다. 여기서, 감지전압(VSAI)단에는 도면에 미도시되어 있지만 전압 래치(voltage latch)가 접속되며, 그 전압 래치는 상 변화 물질(GST)의 저항값에 따라 가변되는 감지전압(VSAI)의 전압레벨의 차이를 센싱하게 된다. 센싱 방법을 더욱 자세하게 설명하면, 감지전압(VSAI)단이 펌핑전압(VPPSA)으로 프리차지(pre-charge)된 후, 클램핑을 위한 트랜지스터(NN)의 전압 조건(Vgs, Vds)에 따라 감지전압(VSAI)단이 디스차지(discharge)될 때 바이어스를 위한 트래지스터(P)에 흐르는 전류와 클램핑을 위한 트랜지스터(NN)에 흐르는 전류가 같아지는 때의 감지노드(VSAI)의 전압 레벨을 센싱하는 것이다.
그러나, 종래기술에 따른 상 변화 메모리 장치(10)는 감지전압(VSAI)단이 디스차지(discharge)될 때 메모리 셀(GST, D) 경로에 존재하는 RC 시정수(time constant)의 영향 때문에, 상 변화 물질(GST)이 높은 저항값을 가질수록 감지전압(VSAI)단이 안정화되는데 오랜 시간이 소요되는 문제점이 있다.
본 발명은 메모리 셀에 저장된 데이터를 감지할 때 감지 속도가 향상된 비휘발성 메모리 장치 및 그의 구동방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 메모리 셀에 저장된 데이터를 감지할 때 감지능력이 향상된 비휘발성 메모리 장치 및 그의 구동방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 예정된 저항상태에 대응하는 노말 데이터를 저장하기 위한 메모리 셀; 노말 데이터를 카피한 임시 데이터를 저장하기 위한 데이터 카피부; 메모리 셀의 저항상태가 반영된 기준전류를 생성하기 위한 기준전류 생성부; 및 기준전류와 비교대상전류 - 데이터 카피부에 흐르는 전류임 - 에 기초하여 노말 데이터를 감지하기 위한 감지부를 포함한다.
본 발명의 다른 측면에 따르면, 본 발명은 예정된 저항상태에 대응하는 노말 데이터를 저장하기 위한 메모리 셀; 메모리 셀과 전류 미러링 구조로 접속되며, 메모리 셀이 고 저항상태일 때 미러링된 셀 전류에 대응하는 제1 기준전류를 감지노드로 제공하기 위한 제1 기준전류 생성부; 메모리 셀과 전류 미러링 구조로 접속되며, 메모리 셀이 저 저항상태일 때 미러링된 셀 전류에 대응하는 제2 기준전류를 감지노드로 제공하기 위한 제2 기준전류 생성부; 감지노드에 접속되며, 노말 데이터를 카피하여 임시 데이터를 저장하기 위한 데이터 카피부; 및 감지노드에 접속되며, 제3 기준전류 - 제1 및 제2 기준전류의 합산 전류임 - 와 비교대상전류 - 데이터 카피부에 흐르는 전류임 - 에 기초하여 노말 데이터를 감지하기 위한 감지부를 포함한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 리드전압과 피드백전압을 비교하기 위한 제1 비교부; 제1 비교부로부터 출력되는 비교신호에 응답하여 피드백전압단을 제1 전원전압으로 구동하기 위한 제1 구동부; 피드백전압단과 제2 전원전압단 사이에 접속되며, 예정된 저항상태에 대응하는 노말 데이터 또는 고 저항상태에 대응하는 제1 기준 데이터 또는 저 저항상태에 대응하는 제2 기준 데이터를 저장하기 위한 메모리 셀; 제1 전원전압단과 제1 구동부 사이에 접속되며, 메모리 셀에 흐르는 전류를 미러링하되 노말 데이터에 대응하는 노말 셀 전류 또는 제1 기준 데이터에 대응하는 제1 셀 전류 또는 제2 기준 데이터에 대응하는 제2 셀 전류를 미러링하기 위한 제1 미러링부; 제1 전원전압단과 감지노드 사이에 접속되며, 노말 셀 전류를 미러링한 제1 비교대상전류를 감지노드에 제공하거나 또는 제1 셀 전류를 미러링한 제1 기준전류를 감지노드로 제공하기 위한 제2 미러링부; 제1 리드 인에이블신호에 응답하여 제1 및 제2 미러링부를 선택적으로 접속하기 위한 제1 스위칭부; 제1 접속노드 - 제1 스위칭부와 제2 미러링부 사이의 노드임 - 와 제1 전원전압단 사이에 접속되며, 제1 셀 전류를 저장하기 위한 제1 저장부; 제1 전원전압단과 감지노드 사이에 접속되며, 노말 셀 전류를 미러링한 제2 비교대상전류를 감지노드에 제공하거나 또는 제2 셀 전류를 미러링한 제2 기준전류를 감지노드로 제공하기 위한 제3 미러링부; 제2 리드 인에이블신호에 응답하여 제1 및 제3 미러링부를 선택적으로 접속하기 위한 제2 스위칭부; 제2 접속노드 - 제2 스위칭부와 제3 미러링부 사이의 노드임 - 와 제1 전원전압단 사이에 접속되며, 제2 셀 전류를 저장하기 위한 제2 저장부; 감지노드와 제2 전원전압단 사이에 접속되며, 감지노드에 흐르는 제3 비교대상전류 - 제1 및 제2 비교대상전류의 평균 전류임 - 를 미러링하기 위한 제4 미러링부; 제4 미러링부와 제2 전원전압단 사이에 접속되며, 제3 비교대상전류를 저장하기 위한 제3 저장부; 제3 리드 인에이블신호에 응답하여 제4 미러링부와 제3 저장부를 선택적으로 접속하기 위한 제3 스위칭부; 및 감지노드에 접속되며, 제3 기준전류 - 제1 및 제2 기준전류의 평균 전류임 - 와 제3 비교대상전류에 기초하여 메모리 셀에 저장된 노말 데이터를 감지하기 위한 감지부를 포함한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 메모리 셀이 선택되는 단계; 선택된 메모리 셀에 이미 라이트된 노말 데이터를 전류 미러링 방식을 통해 제3 저장부에 저장하는 단계; 논리 로우 레벨의 제1 기준 데이터와 논리 하이 레벨의 제2 기준 데이터 중 어느 하나를 선택된 메모리 셀에 강제적으로 라이트하는 단계; 선택된 메모리 셀에 강제적으로 라이트된 어느 하나의 기준 데이터를 전류 미러링 방식을 통해 제1 및 제2 저장부 중 어느 하나에 저장하는 단계; 제1 및 제2 기준 데이터 중 나머지 하나를 선택된 메모리 셀에 강제적으로 라이트하는 단계; 선택된 메모리 셀에 라이트된 나머지 하나의 기준 데이터를 전류 미러링 방식을 통해 제1 및 제2 저장부 중 나머지 하나에 저장하는 단계; 및 제1 및 제2 기준 데이터를 기준으로 제3 저장부에 저장된 노말 데이터의 논리 레벨을 감지하는 단계를 포함한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 예정된 선택신호가 인가되면, 대응하는 선택부에 의하여 해당 메모리 셀이 선택되는 단계; 선택된 메모리 셀에 이미 라이트된 노말 데이터가 전류 미러링 방식을 통해 데이터 카피부에 저장되는 단계; 논리 로우 레벨의 제1 기준 데이터와 논리 하이 레벨의 제2 기준 데이터 중 어느 하나가 선택된 메모리 셀에 강제적으로 라이트되는 단계; 선택된 메모리 셀에 강제적으로 라이트된 어느 하나의 기준 데이터가 전류 미러링 방식을 통해 제1 기준전류 생성부에 저장되는 단계; 제1 및 제2 기준 데이터 중 나머지 하나가 선택된 메모리 셀에 강제적으로 라이트하는 단계; 선택된 메모리 셀에 라이트된 나머지 하나의 기준 데이터가 전류 미러링 방식을 통해 제2 기준전류 생성부에 저장되는 단계; 및 제1 및 제2 기준전류 생성부가 제1 및 제2 기준 데이터에 대응하는 제1 및 제2 기준전류를 생성하면, 제1 및 제2 기준전류를 합산한 제3 기준전류를 기준으로 데이터 카피부에 저장된 노말 데이터의 논리 레벨을 감지하는 단계를 포함한다.
일단, 레귤레이터 방식을 적용하여 메모리 셀에 저장된 데이터를 감지함으로써 감지 속도가 향상되는 효과가 있다.
그리고, 메모리 셀에 저장된 데이터를 감지할 때 이용되는 기준전류를 절대치가 아닌 해당 메모리 셀의 특성을 반영하여 자체적으로 생성하고 각각의 메모리 셀에 최적화된 그 기준전류를 이용함으로써 감지 능력, 즉 센싱 마진(sensing margin)이 향상되는 효과가 있다. 특히, 기준전류를 자체적으로 생성할 때 메모리 셀이 고 저항상태(High Resistor State : HRS)일 때의 셀 전류와 저 저항상태(Low Resistor State : LRS)일 때의 셀 전류를 기반으로 하기 때문에 기준전류 생성시 정확도가 향상되는 효과도 있다.
도 1은 종래기술에 따른 비휘발성 메모리 장치의 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
도 3은 본 발명의 제1 실시예에 도시된 메모리 셀의 특성 - 메모리 셀의 저항상태에 따른 셀 전류 특성임 - 과 기준전압과의 관계를 보인 그래프이다.
도 4는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
도 5는 도 4에 도시된 비휘발성 메모리 장치의 구동방법을 설명하기 위한 흐름도이다.
도 6은 도 5의 설명 중에서 메모리 셀에 저장된 데이터가 감지 및 증폭되는 단계를 설명하기 위한 그래프이다.
도 7은 본 발명의 제2 실시예에 도시된 메모리 셀의 특성 - 메모리 셀의 저항상태에 따른 셀 전류 특성임 - 과 기준전압과의 관계를 보인 그래프이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 상 변화 메모리 장치를 예로 들어 설명한다.
도 2에는 본 발명의 제1 실시예에 따른 상 변화 메모리 장치(PCRAM : Phase Change RAM)가 블록 구성도로 도시되어 있다.
도 2를 참조하면, 상 변화 메모리 장치(100)는 메모리 셀(110)과, 리드 레퍼런스 전압(VREAD)과 피드백전압(VSIO)을 비교하기 위한 비교부(120)와, 비교부(120)로부터 출력되는 비교신호에 응답하여 피드백전압(VSIO)단을 전원전압(VDD)으로 구동하기 위한 구동부(130)와, 선택신호(EN, ENB)에 응답하여 피드백전압(VSIO)단과 메모리 셀(110)의 일단을 선택적으로 접속하기 위한 선택부(140)와, 메모리 셀(110)에 흐르는 셀 전류(ICELL)를 미러링하여 감지전압(VSAI)단으로 제공하기 위한 미러링부(150)와, 감지전압(VSAI)단과 접지전압(VSS)단 사이에 기준전류(IREF)를 생성하기 위한 전류원(160)과, 셀 전류(ICELL)와 기준전류(IREF)에 기초하여 메모리 셀(110)에 저장된 데이터를 감지 및 증폭하기 위한 감지증폭부(170)를 포함한다.
한편, 메모리 셀(110)은 도면에 잘 도시되지 않았지만 상 변화 물질을 가지는 가변저항소자(GST : 게르마늄 안티몬 텔루륨)와, 가변저항소자(GST)에 흐르는 전류를 제어하기 위한 다이오드를 포함한다.
그리고, 전류원(160)은 임의의 기준전류(IREF)를 전류 미러링 방식을 통해 생성할 수 있다.
또한, 감지부(170)는 감지전압(VSAI)과 기준전압(VREF)을 비교하기 위한 감지증폭기를 포함한다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 상 변화 메모리 장치(100)의 동작을 설명한다.
메모리 셀(110)을 선택하기 위한 선택신호(EN, ENB)가 활성화되면, 비교부(120)와 구동부(130)에 의해 피드백전압(VSIO)단의 전압 레벨이 리드 레퍼런스 전압(VREAD)으로 빠르게 안정화되면서, 피드백전압(VSIO)단에는 메모리 셀(110)에 포함된 가변저항소자(GST)의 저항상태에 대응하는 셀 전류(ICELL)가 흐르게 된다. 그리고, 감지전압(VSAI)단에는 미러링부(150)를 통해 셀 전류(ICELL)가 동일하게 흐르게 된다. 이에 따라, 감지전압(VSAI)의 전압레벨은 미러링부(150)를 통해 흐르는 셀 전류(ICELL)와 전류원(160)을 통해 흐르는 기준전류(IREF)가 서로 파이팅되어 결정된다. 즉, 셀 전류(ICELL)가 기준전류(IREF)보다 크면 감지전압(VSAI)단은 전원전압(VDD)단과 접속되고, 반면 기준전류(IREF)가 셀 전류(ICELL)보다 크면 감지전압(VSAI)단은 접지전압(VSS)단과 접속되는 것이다.
이와 같은 본 발명의 제1 실시예에 따르면, 가변저항소자(GST)가 높은 저항값, 즉 고 저항상태인 경우라도 RC-delay와 상관없이 메모리 셀(110)에 저장된 데이터를 빠르게 감지 및 증폭할 수 있는 이점이 있다.
한편, 본 발명의 제1 실시예에서는 메모리 셀(110)에 저장된 데이터를 감지하기 위해 이용되는 기준전류(IREF)가 메모리 셀(110)과 무관하게 절대치로 공급되고 있음을 알 수 있다. 메모리 셀마다 특성이 상이한데도 불구하고 모든 메모리 셀에 동일한 기준전류(IREF)를 적용하는 것은 어떤 메모리 셀에 대해서는 센싱 페일(sensing fail)이 발생할 수 있으며, 이는 곧 센싱 마진(sensing margin)을 감소시키는 결과와 같다. 예컨대, 도 3에 도시된 바와 같이 메모리 셀(110)에 포함된 가변저항소자(RCELL)가 고 저항상태(High Resistor State : HRS)일 때의 분포(RH)에 대응하는 셀 전류(ICELL)의 분포(IH)와 가변저항소자(RCELL)가 저 저항상태(Low Resistor State : LRS)일 때의 분포(LH)에 대응하는 셀 전류(ICELL)의 분포(IL)에 의하여 기준전류(IREF)의 범위가 결정된다. 즉, 기준전류(IREF)는 셀 전류(ICELL)를 구분할 수 있도록 셀 전류 분포(IH, IL) 사이의 범위로 정의된다. 만약 각종 변동으로 인하여 기준전류(IREF)가 셀 전류 분포(IH, IL) 내로 정의된다면, 메모리 셀(110)에 저장된 데이터를 감지할 때 센싱 페일(sensing fail)이 발생하게 된다. 이를 위하여 다음과 같은 본 발명의 제2 실시예가 제공된다.
도 4에는 본 발명의 제2 실시예에 따른 상 변화 메모리 장치의 구성도가 도시되어 있다.
도 4를 참조하면, 상 변화 메모리 장치(200)는 메모리 셀(210)과, 노말 데이터를 카피하여 임시 데이터를 저장하기 위한 데이터 카피부(220)와, 메모리 셀(210)의 저항상태가 반영된 기준전류(IREF)를 생성하기 위한 기준전류 생성부(230)와, 기준전류(IREF)와 비교대상전류(ICELL') - 데이터 카피부(220)에 흐르는 전류이며, 메모리 셀(210)에 흐르는 셀 전류(ICELL)와 동일함 - 에 기초하여 메모리 셀(210)에 저장된 노말 데이터를 감지 인에이블신호(SAEN)에 응답하여 감지 및 증폭하기 위한 감지증폭부(240)와, 선택신호(EN, ENB)에 응답하여 메모리 셀(210)과 기준전류 생성부(230)를 선택적으로 접속하기 위한 선택부(250)를 포함한다.
여기서, 메모리 셀(210)은 상 변화 물질을 가지는 가변저항소자(GST)와 가변저항소자(GST)에 흐르는 전류를 제어하기 위한 다이오드가 직렬로 연결된 구조를 가질 수 있다. 이와 같은 구성을 가지는 메모리 셀(210)은 가변저항소자(GST)의 저항상태에 따라 예정된 논리 레벨의 데이터가 라이트된다. 예컨대, 가변저항소자(GST)가 저 저항상태(Low Resistor State : LRS)인 경우에는 논리 하이 레벨의 데이터가 라이트되고, 가변저항소자(GST)가 고 저항상태(High Resistor State : HRS)인 경우에는 논리 로우 레벨의 데이터가 라이트된다. 이하에서는 메모리 셀(210)에 라이트된 데이터를 기능적으로 노말 데이터, 제1 기준 데이터, 제2 기준 데이터로 구분하여 설명한다. 물론 노말 데이터는 제1 및 제2 기준 데이터 중 어느 하나와 동일한 저항상태를 가질 것이다. 그리고, 메모리 셀(210)에 노말 데이터가 라이트된 경우에 흐르는 셀 전류를 노말 셀 전류(ICELL)라 칭하고, 메모리 셀(210)에 고 저항상태(HRS)의 제1 기준 데이터가 강제적으로 라이트된 경우에 흐르는 셀 전류를 제1 셀 전류(IHRS)라 칭하고, 메모리 셀(210)에 저 저항상태(LRS)의 제2 기준 데이터가 강제적으로 라이트된 경우에 흐르는 셀 전류를 제2 셀 전류(ILRS)라 칭하여 설명한다.
그리고, 데이터 카피부(220)는 기준전류 생성부(230)를 매개하여 메모리 셀(210)과 전류 미러링 구조로 접속된다. 즉, 데이터 카피부(220)는 감지전압(VSAI)단과 접지전압(VSS)단 사이에 접속되며 노말 셀 전류(ICELL)를 미러링하기 위한 제1 미러링부(221)와, 제1 미러링부(221)와 접지전압(VSS)단 사이에 접속되며 제1 미러링부(221)에 의해 미러링된 노말 셀 전류(ICELL)를 저장하기 위한 제1 저장부(223)와, 제1 리드 인에이블신호(RDEN1)에 응답하여 제1 미러링부(221)와 제1 저장부(223)를 선택적으로 접속하기 위한 제1 스위칭부(225)를 포함한다. 여기서, 상기 제1 저장부(223)는 캐패시터를 포함하여 구성될 수 있다.
또한, 기준전류 생성부(230)는 리드전압(VREAD)과 피드백전압(VSIO)을 비교하기 위한 비교부(231)와, 비교부(231)의 출력신호에 응답하여 피드백전압(VSIO)단을 전원전압(VDD)으로 구동하기 위한 구동부(233)와, 전원전압(VDD)단과 구동부(233) 사이에 접속되며 메모리 셀(210)에 흐르는 노말 셀 전류(ICELL) 또는 제1 셀 전류(IHRS) 또는 제2 셀 전류(ILRS)를 미러링하기 위한 제2 미러링부(235)와, 노말 셀 전류(ICELL)를 미러링한 제1 비교대상전류(ICELL*1/2)를 감지전압(VSAI)단으로 제공하거나 또는 제1 셀 전류(IHRS)를 미러링한 제1 기준전류(IHRS*1/2)를 감지전압(VSAI)단으로 제공하기 위한 제1 기준전류 생성부(237)와, 노말 셀 전류(ICELL)를 미러링한 제2 비교대상전류(ICELL*1/2)를 감지전압(VSAI)단으로 제공하거나 또는 제2 셀 전류(ILRS)를 미러링한 제2 기준전류(ILRS*1/2)를 감지전압(VSAI)로 제공하기 위한 제2 기준전류 생성부(239)를 포함한다.
여기서, 제1 기준전류 생성부(237)는 전원전압(VDD)단과 감지전압(VSAI)단 사이에 접속되며 노말 셀 전류(ICELL)를 미러링한 제1 비교대상전류(ICELL*1/2)를 감지전압(VSAI)단으로 제공하거나 또는 제1 셀 전류(IHRS)를 미러링한 제1 기준전류(IHRS*1/2)를 감지전압(VSAI)단으로 제공하기 위한 제3 미러링부(237_1)와, 제2 리드 인에이블신호(RDEN2)에 응답하여 제2 및 제3 미러링부(235, 237_1)를 선택적으로 접속하기 위한 제2 스위칭부(237_3)와, 제1 접속노드(CN1) - 제2 스위칭부(237_3)와 제3 미러링부(237_1) 사이의 노드임 - 와 전원전압(VDD)단 사이에 접속되며 제1 셀 전류(IHRS)를 저장하기 위한 제2 저장부(237_5)를 포함한다. 또한, 제2 기준전류 생성부(239)는 전원전압(VDD)단과 감지전압(VSAI)단 사이에 접속되며 노말 셀 전류(ICELL)를 미러링한 제2 비교대상전류(ICELL*1/2)를 감지전압(VSAI)단으로 제공하거나 또는 제2 셀 전류(ILRS)를 미러링한 제2 기준전류(ILRS*1/2)를 감지전압(VSAI)단으로 제공하기 위한 제4 미러링부(239_1)와, 제3 리드 인에이블신호(RDEN3)에 응답하여 제2 및 제4 미러링부(235, 239_1)를 선택적으로 접속하기 위한 제3 스위칭부(239_3)와, 제2 접속노드(CN2) - 제3 스위칭부(239_3)와 제4 미러링부(239_1) 사이의 노드임 - 와 전원전압(VDD)단 사이에 접속되며 제2 셀 전류(ILRS)를 저장하기 위한 제3 저장부(239_5)를 포함한다.
한편, 제2 내지 제4 미러링부(235, 237_1, 239_1)는 PMOS 트랜지스터를 포함하여 구성되며, 제2 및 제3 미러링부(237_1, 239_1)는 제1 미러링부(235)에 비하여 절반에 대응하는 사이즈를 가진다. 예컨대, 제2 및 제3 미러링부(237_1, 239_1)의 채널은 제1 미러링부(235)의 채널에 비하여 길이(Length)가 동일하고 폭(Width)이 절반(1/2)이 되도록 설계된다. 따라서, 제1 및 제2 비교대상전류(ICELL*1/2, ICELL*1/2)는 노말 셀 전류(ICELL)에 비하여 절반에 대응하는 전류임을 알 수 있고, 제1 및 제2 기준전류(IHRS*1/2, ILRS*1/2)는 제1 및 제2 셀 전류(IHRS, ILRS) 각각에 비하여 절반에 대응하는 전류임을 알 수 있다. 그리고, 상기 제2 및 제3 저장부(237_5, 239_5)는 캐패시터를 포함하여 구성될 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 상 변화 메모리 장치(200)의 구동방법을 도 5 내지 도 7을 참조하여 설명한다.
도 5에는 본 발명의 제2 실시예에 따른 상 변화 메모리 장치(200)의 구동방법을 설명하기 위한 흐름도가 도시되어 있고, 도 6에는 도 5의 설명 중에서 메모리 셀(210)에 저장된 노말 데이터가 감지 및 증폭되는 단계를 설명하기 위한 그래프가 도시되어 있고, 도 7에는 본 발명의 제2 실시예에 도시된 메모리 셀(210)의 특성 - 메모리 셀(210)의 저항상태에 따른 셀 전류(ICELL) 특성임 - 과 기준전압과의 관계를 보인 그래프이다.
도 5를 참조하면, 리드하고자 하는 메모리 셀(210)이 선택되면(S10), 메모리 셀(210)에 이미 라이트된 노말 데이터, 즉 메모리 셀(210)의 저항상태에 따라 노말 셀 전류(ICELL)가 결정된다.
우선, 메모리 셀(210)에 흐르는 노말 셀 전류(ICELL)는 기준전류 생성부(230)를 통해 미러링되어 데이터 카피부(220)에 프리 리드(Pre-Read)된다(S10). 프리 리드단계(S10)는 제1 및 제2 기준전류 생성부(237, 239)가 제2 미러링부(235)에 의해 미러링된 노말 셀 전류(ICELL)에 대응하는 제1 및 제2 비교대상전류(ICELL*1/2, ICELL*1/2)를 생성하게 된다. 이때, 제1 및 제2 비교대상전류(ICELL*1/2, ICELL*1/2)는 합산되어 노말 셀 전류(ICELL)에 대응하는 비교대상전류(ICELL')로서 데이터 카피부(220)로 제공되며, 데이터 카피부(220)는 전류 미러링을 통해 비교대상전류(ICELL')를 자신의 내부에 포함된 제1 저장부(223)에 저장한다. 한편, 프리 리드단계(S10)는 제1 내지 제3 리드 인에이블신호(RDEN1, RDEN2, RDEN3)에 따라 제1 내지 제3 스위칭부(221, 237_3, 239_3)가 모두 단락된 상태이다.
그런 다음, 라이트 회로(도면에 미도시)에 의해 메모리 셀(210)에 고 저항상태(HRS)에 대응하는 제1 기준 데이터가 강제적으로 라이트된다(S30). 예컨대, 고 저항상태(HRS)에 대응하는 제1 기준 데이터는 논리 로우 레벨을 가진다. 이에 따라, 메모리 셀(210)에는 고 저항상태(HRS)에 대응하는 제1 셀 전류(IHRS)가 흐르게 된다. 그리고, 제1 기준전류 생성부(237)는 메모리 셀(210)에 강제적으로 라이트된 제1 기준 데이터를 전류 미러링 방식을 통해 자신의 내부에 포함된 제2 저장부(237_5)에 저장한다(S40). 즉, 제1 셀 전류(IHRS)는 제2 미러링부(235)에 의해 미러링되어 제2 저장부(237_5)에 저장된다. 이때, 제2 리드 인에이블신호(RDEN2)에 따라 제2 스위칭부(237_3)는 단락되고, 제1 및 제3 리드 인에이블신호(RDEN1, RDEN3)에 따라 제1 및 제3 스위칭부(225, 239_3)는 개방된다.
계속해서, 라이트 회로(도면에 미도시)에 의해 메모리 셀(210)에 저 저항상태(LRS)에 대응하는 제2 기준 데이터가 강제적으로 라이트된다(S50). 예컨대, 저 저항상태(LRS)에 대응하는 제2 기준 데이터는 논리 하이 레벨을 가진다. 이에 따라, 메모리 셀(210)에는 저 저항상태(LRS)에 대응하는 제2 셀 전류(ILRS)가 흐르게 된다. 그리고, 제2 기준전류 생성부(239)는 메모리 셀(210)에 강제적으로 라이트된 제2 기준 데이터를 전류 미러링 방식을 통해 자신의 내부에 포함된 제3 저장부(239_5)에 저장한다(S60). 즉, 제2 셀 전류(ILRS)는 제2 미러링부(235)에 의해 미러링되어 제3 저장부(239_5)에 저장된다. 이때, 제3 리드 인에이블신호(RDEN3)에 따라 제3 스위칭부(239_3)는 단락되고, 제1 및 제2 리드 인에이블신호(RDEN1, RDEN2)에 따라 제1 및 제2 스위칭부(225, 237_3)는 개방된다.
이후, 감지증폭부(240)는 제1 및 제2 기준전류 생성부(237, 239)에 저장된 제1 및 제2 기준 데이터를 기준으로 프리 리드된 노말 데이터의 논리 레벨을 감지 및 증폭한다(S70). 이를 더욱 자세하게 설명하면, 일단 제1 및 제2 기준전류 생성부(237, 239)는 제2 및 제3 저장부(237_5, 239_5)에 저장된 제1 및 제2 셀 전류(IHRS, ILRS)에 응답하여 제1 및 제2 기준전류(IHRS*1/2, ILRS*1/2)를 생성한다. 이때, 제1 및 제2 기준전류(IHRS*1/2, ILRS*1/2)는 제1 셀 전류(IHRS)에 대응하는 기준전류(IREF)로 합산되어 감지전압(VSAI)단으로 제공된다. 그리고, 데이터 카피부(220)에는 노말 셀 전류(ICELL)에 대응하는 비교대상전류(ICELL')가 흐른다. 이때, 감지전압(VSAI)의 전압레벨은 기준전류(IREF)와 비교대상전류(ICELL')가 서로 파이팅되어 결정된다. 다시 말해, 기준전류(IREF)가 비교대상전류(ICELL')보다 크면 감지전압(VSAI)단은 전원전압(VDD)단과 접속되고, 반면 비교대상전류(ICELL')가 기준전류(IREF)보다 크면 감지전압(VSAI)단은 접지전압(VSS)단과 접속되는 것이다. 따라서, 감지증폭부(240)는 도 5에 도시된 바와 같이 감지 인에이블신호(SAEN)에 응답하여 기준전압(VREF)과 감지전압(VSAI)과의 차이를 감지 및 증폭한다. 한편, 감지 및 증폭단계(S70)는 제1 리드 인에이블신호(RDEN1)에 따라 제1 스위칭부(225)가 단락되고, 제2 및 제3 리드 인에이블신호(RDEN2, RDEN3)에 따라 제2 및 제3 스위칭부(237_3, 239_3)가 개방된다.
한편, 상기의 단계들(S10 ~ S70)은 리드 사이클마다 실시되며, 제1 내지 제3 리드 인에이블신호(RDEN1, RDEN2, RDEN3)는 리드 커맨드로부터 파생된 신호이다.
이와 같은 본 발명의 제2 실시예에 따르면, 메모리 셀(210)에 라이트된 노말 데이터를 감지할 때 이용되는 기준전류(IREF)를 절대치가 아닌 해당 메모리 셀의 특성 - 특히, 메모리 셀의 저항상태에 따른 셀 전류 특성을 말함 - 을 반영하여 자체적으로 생성하고 각각의 메모리 셀에 최적화된 그 기준전류를 이용함으로써 도 7에 도시된 바와 같이 감지 능력, 즉 센싱 마진(sensing margin)이 개선되는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 상 변화 메모리 장치(PCRAM)를 예로 들어 설명하였지만, 반드시 이에 한정되는 것은 아니며, 저항성 메모리 장치(ReRAM : Resistive RAM)와 같이 저항상태에 따라 데이터를 저장하기 위한 모든 메모리 장치에 적용 가능하다.
200 : 상 변화 메모리 장치 210 : 메모리 셀
220 : 데이터 카피부 221 : 제1 미러링부
223 : 제1 저장부 225 : 제1 스위칭부
230 : 기준전류 생성부 231 : 비교부
233 : 구동부 235 : 제2 미러링부
237 : 제1 기준전류 생성부 237_1 : 제3 미러링부
237_3 : 제2 스위칭부 237_5 : 제2 저장부
239 : 제2 기준전류 생성부 239_1 : 제4 미러링부
239_3 : 제3 스위칭부 239_5 : 제3 저장부
240 : 감지증폭부

Claims (22)

  1. 예정된 저항상태에 대응하는 노말 데이터를 저장하기 위한 메모리 셀;
    상기 메모리 셀에 저장된 노말 데이터를 카피한 임시 데이터를 저장하기 위한 데이터 카피부;
    상기 메모리 셀의 저항상태가 반영된 기준전류를 생성하기 위한 기준전류 생성부; 및
    상기 기준전류와 비교대상전류 - 상기 데이터 카피부에 흐르는 전류임 - 에 기초하여 상기 노말 데이터를 감지하기 위한 감지부
    를 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 데이터 카피부는 상기 메모리 셀로부터 미러링된 셀 전류를 저장하는 비휘발성 메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 기준전류 생성부는 상기 메모리 셀이 고 저항상태일 때 미러링된 셀 전류와 저 저항상태일 때 미러링된 셀 전류에 기초하여 상기 기준전류를 생성하는 비휘발성 메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 예정된 저항상태는 고 저항상태 및 저 저항상태 중 어느 하나인 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 예정된 저항상태에 대응하는 노말 데이터를 저장하기 위한 메모리 셀;
    상기 메모리 셀과 전류 미러링 구조로 접속되며, 상기 메모리 셀이 고 저항상태일 때 미러링된 셀 전류에 대응하는 제1 기준전류를 감지노드로 제공하기 위한 제1 기준전류 생성부;
    상기 메모리 셀과 전류 미러링 구조로 접속되며, 상기 메모리 셀이 저 저항상태일 때 미러링된 셀 전류에 대응하는 제2 기준전류를 상기 감지노드로 제공하기 위한 제2 기준전류 생성부;
    상기 감지노드에 접속되며, 상기 메모리 셀에 저장된 노말 데이터를 카피하여 임시 데이터를 저장하기 위한 데이터 카피부; 및
    상기 감지노드에 접속되며, 제3 기준전류 - 상기 제1 및 제2 기준전류의 합산 전류임 - 와 비교대상전류 - 상기 데이터 카피부에 흐르는 전류임 - 에 기초하여 상기 노말 데이터를 감지하기 위한 감지부
    를 포함하는 비휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 데이터 카피부는 상기 제1 및 제2 기준전류 생성부를 매개하여 상기 메모리 셀과 전류 미러링 구조로 접속되며,
    상기 메모리 셀에 상기 노말 데이터가 저장된 경우에 상기 메모리 셀로부터 미러링된 셀 전류를 저장하는 비휘발성 메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 감지부는 상기 감지노드에 걸린 전압과 기준전압을 비교하기 위한 비교부를 포함하는 비휘발성 메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 예정된 저항상태는 상기 고 저항상태 및 상기 저 저항상태 중 어느 하나인 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 리드전압과 피드백전압을 비교하기 위한 제1 비교부;
    상기 제1 비교부로부터 출력되는 비교신호에 응답하여 피드백전압단을 제1 전원전압으로 구동하기 위한 제1 구동부;
    상기 피드백전압단과 제2 전원전압단 사이에 접속되며, 예정된 저항상태에 대응하는 노말 데이터 또는 고 저항상태에 대응하는 제1 기준 데이터 또는 저 저항상태에 대응하는 제2 기준 데이터를 저장하기 위한 메모리 셀;
    제1 전원전압단과 상기 제1 구동부 사이에 접속되며, 상기 메모리 셀에 흐르는 전류를 미러링하되 상기 노말 데이터에 대응하는 노말 셀 전류 또는 상기 제1 기준 데이터에 대응하는 제1 셀 전류 또는 상기 제2 기준 데이터에 대응하는 제2 셀 전류를 미러링하기 위한 제1 미러링부;
    상기 제1 전원전압단과 감지노드 사이에 접속되며, 상기 노말 셀 전류를 미러링한 제1 비교대상전류를 상기 감지노드에 제공하거나 또는 상기 제1 셀 전류를 미러링한 제1 기준전류를 상기 감지노드로 제공하기 위한 제2 미러링부;
    제1 리드 인에이블신호에 응답하여 상기 제1 및 제2 미러링부를 선택적으로 접속하기 위한 제1 스위칭부;
    제1 접속노드 - 상기 제1 스위칭부와 상기 제2 미러링부 사이의 노드임 - 와 상기 제1 전원전압단 사이에 접속되며, 상기 제1 셀 전류를 저장하기 위한 제1 저장부;
    상기 제1 전원전압단과 상기 감지노드 사이에 접속되며, 상기 노말 셀 전류를 미러링한 제2 비교대상전류를 상기 감지노드에 제공하거나 또는 상기 제2 셀 전류를 미러링한 제2 기준전류를 상기 감지노드로 제공하기 위한 제3 미러링부;
    제2 리드 인에이블신호에 응답하여 상기 제1 및 제3 미러링부를 선택적으로 접속하기 위한 제2 스위칭부;
    제2 접속노드 - 상기 제2 스위칭부와 상기 제3 미러링부 사이의 노드임 - 와 상기 제1 전원전압단 사이에 접속되며, 상기 제2 셀 전류를 저장하기 위한 제2 저장부;
    상기 감지노드와 상기 제2 전원전압단 사이에 접속되며, 상기 감지노드에 흐르는 제3 비교대상전류 - 상기 제1 및 제2 비교대상전류의 평균 전류임 - 를 미러링하기 위한 제4 미러링부;
    상기 제4 미러링부와 상기 제2 전원전압단 사이에 접속되며, 상기 제3 비교대상전류를 저장하기 위한 제3 저장부;
    제3 리드 인에이블신호에 응답하여 상기 제4 미러링부와 상기 제3 저장부를 선택적으로 접속하기 위한 제3 스위칭부; 및
    상기 감지노드에 접속되며, 제3 기준전류 - 상기 제1 및 제2 기준전류의 평균 전류임 - 와 상기 제3 비교대상전류에 기초하여 상기 메모리 셀에 저장된 상기 노말 데이터를 감지하기 위한 감지부
    를 포함하는 비휘발성 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1 내지 제3 미러링부는 MOS 트랜지스터를 포함하며,
    상기 제2 및 제3 미러링부는 상기 제1 미러링부에 비하여 절반에 대응하는 사이즈를 가지는 비휘발성 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1 내지 제3 저장부는 캐패시터를 포함하는 비휘발성 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 감지부는 상기 감지노드에 걸린 전압과 기준전압을 비교하기 위한 제2 비교부를 포함하는 비휘발성 메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    선택신호에 응답하여 상기 피드백전압단과 상기 메모리 셀을 선택적으로 접속하기 위한 선택부를 더 포함하는 비휘발성 메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 예정된 저항상태는 상기 고 저항상태 및 상기 저 저항상태 중 어느 하나인 것을 특징으로 하는 비휘발성 메모리 장치.
  15. 제9항 내지 제14항 중 어느 한 항의 비휘발성 메모리 장치의 구동방법에 있어서,
    상기 메모리 셀이 선택되는 단계;
    상기 선택된 메모리 셀에 이미 라이트된 상기 노말 데이터를 전류 미러링 방식을 통해 상기 제3 저장부에 저장하는 단계;
    논리 로우 레벨의 상기 제1 기준 데이터와 논리 하이 레벨의 상기 제2 기준 데이터 중 어느 하나를 상기 선택된 메모리 셀에 강제적으로 라이트하는 단계;
    상기 선택된 메모리 셀에 강제적으로 라이트된 어느 하나의 기준 데이터를 상기 전류 미러링 방식을 통해 상기 제1 및 제2 저장부 중 어느 하나에 저장하는 단계;
    상기 제1 및 제2 기준 데이터 중 나머지 하나를 상기 선택된 메모리 셀에 강제적으로 라이트하는 단계;
    상기 선택된 메모리 셀에 라이트된 나머지 하나의 기준 데이터를 상기 전류 미러링 방식을 통해 상기 제1 및 제2 저장부 중 나머지 하나에 저장하는 단계; 및
    상기 제1 및 제2 기준 데이터를 기준으로 상기 제3 저장부에 저장된 노말 데이터의 논리 레벨을 감지하는 단계
    를 포함하는 비휘발성 메모리 장치의 구동방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 단계들은 리드 사이클마다 실시되는 비휘발성 메모리 장치의 구동방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제3 저장부에 저장하는 단계는 상기 제1 내지 제3 스위칭부가 모두 단락되는 비휘발성 메모리 장치의 구동방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제2 저장부에 저장하는 단계는 상기 제1 스위칭부가 단락되고 상기 제2 및 제3 스위칭부가 개방되는 비휘발성 메모리 장치의 구동방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1 저장부에 저장하는 단계는 상기 제2 스위칭부가 단락되고 상기 제1 및 제3 스위칭부가 개방되는 비휘발성 메모리 장치의 구동방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 노말 데이터의 논리 레벨을 감지하는 단계는 상기 제3 스위칭부가 단락되고 상기 제1 및 제2 스위칭부가 개방되는 비휘발성 메모리 장치의 구동방법.
  21. 예정된 선택신호가 인가되면, 대응하는 선택부에 의하여 해당 메모리 셀이 선택되는 단계;
    상기 선택된 메모리 셀에 이미 라이트된 노말 데이터가 전류 미러링 방식을 통해 데이터 카피부에 저장되는 단계;
    논리 로우 레벨의 제1 기준 데이터와 논리 하이 레벨의 제2 기준 데이터 중 어느 하나가 상기 선택된 메모리 셀에 강제적으로 라이트되는 단계;
    상기 선택된 메모리 셀에 강제적으로 라이트된 어느 하나의 기준 데이터가 상기 전류 미러링 방식을 통해 제1 기준전류 생성부에 저장되는 단계;
    상기 제1 및 제2 기준 데이터 중 나머지 하나가 상기 선택된 메모리 셀에 강제적으로 라이트하는 단계;
    상기 선택된 메모리 셀에 라이트된 나머지 하나의 기준 데이터가 상기 전류 미러링 방식을 통해 제2 기준전류 생성부에 저장되는 단계; 및
    상기 제1 및 제2 기준전류 생성부가 상기 제1 및 제2 기준 데이터에 대응하는 제1 및 제2 기준전류를 생성하면, 상기 제1 및 제2 기준전류를 합산한 제3 기준전류를 기준으로 상기 데이터 카피부에 저장된 노말 데이터의 논리 레벨을 감지하는 단계
    를 포함하는 비휘발성 메모리 장치의 구동방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 단계들은 리드 사이클마다 실시되는 비휘발성 메모리 장치의 구동방법.
KR1020120128969A 2012-11-14 2012-11-14 비휘발성 메모리 장치 및 그의 구동방법 KR102115440B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120128969A KR102115440B1 (ko) 2012-11-14 2012-11-14 비휘발성 메모리 장치 및 그의 구동방법
US13/844,923 US9019746B2 (en) 2012-11-14 2013-03-16 Resistive memory device and method for driving the same
CN201310170871.3A CN103811052B (zh) 2012-11-14 2013-05-10 阻变存储器件及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120128969A KR102115440B1 (ko) 2012-11-14 2012-11-14 비휘발성 메모리 장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20140061849A KR20140061849A (ko) 2014-05-22
KR102115440B1 true KR102115440B1 (ko) 2020-05-27

Family

ID=50681562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120128969A KR102115440B1 (ko) 2012-11-14 2012-11-14 비휘발성 메모리 장치 및 그의 구동방법

Country Status (3)

Country Link
US (1) US9019746B2 (ko)
KR (1) KR102115440B1 (ko)
CN (1) CN103811052B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102157357B1 (ko) * 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102131324B1 (ko) * 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR20170030697A (ko) * 2015-09-09 2017-03-20 에스케이하이닉스 주식회사 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법
KR102476770B1 (ko) 2016-04-08 2022-12-13 에스케이하이닉스 주식회사 전자 장치
US9941001B2 (en) * 2016-06-07 2018-04-10 Nantero, Inc. Circuits for determining the resistive states of resistive change elements
US9934848B2 (en) 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US11062197B2 (en) 2017-11-06 2021-07-13 Macronix International Co., Ltd. Neuromorphic computing system and current estimation method using the same
CN113012739B (zh) * 2019-12-20 2024-03-05 华邦电子股份有限公司 存储器装置与其操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369614A (en) * 1992-10-12 1994-11-29 Ricoh Company, Ltd. Detecting amplifier with current mirror structure
US6600690B1 (en) * 2002-06-28 2003-07-29 Motorola, Inc. Sense amplifier for a memory having at least two distinct resistance states
US7535783B2 (en) * 2007-10-01 2009-05-19 International Business Machines Corporation Apparatus and method for implementing precise sensing of PCRAM devices
US7755923B2 (en) 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR101842609B1 (ko) * 2011-01-10 2018-03-27 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
CN102623045B (zh) * 2011-01-27 2014-10-29 中国科学院微电子研究所 阻变型随机存储单元及存储器
KR20120091583A (ko) 2011-02-09 2012-08-20 에스케이하이닉스 주식회사 자기 메모리 장치, 이를 위한 기준전압 발생 회로 및 기준전압 생성 방법
CN102694118A (zh) * 2011-03-22 2012-09-26 中国科学院微电子研究所 阻变存储器及其制造方法
CN102708919B (zh) * 2011-03-28 2015-03-04 中国科学院微电子研究所 阻变存储器及其制造方法
CN102738390A (zh) * 2011-04-12 2012-10-17 北京大学 阻变存储器单元及其制造方法
CN102750979B (zh) * 2011-04-21 2015-05-13 中国科学院微电子研究所 阻变存储器单元
CN102760492B (zh) * 2011-04-26 2016-03-02 中国科学院微电子研究所 非挥发性半导体存储器及其存储操作方法
US8750018B2 (en) * 2012-06-04 2014-06-10 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9082509B2 (en) * 2012-12-19 2015-07-14 Intel Corporation Method and apparatus for reading variable resistance memory elements

Also Published As

Publication number Publication date
CN103811052B (zh) 2018-02-06
CN103811052A (zh) 2014-05-21
US9019746B2 (en) 2015-04-28
US20140133214A1 (en) 2014-05-15
KR20140061849A (ko) 2014-05-22

Similar Documents

Publication Publication Date Title
KR102115440B1 (ko) 비휘발성 메모리 장치 및 그의 구동방법
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US10431300B2 (en) Nonvolatile memory device and operating method of nonvolatile memory device
US7495944B2 (en) Reading phase change memories
US9202561B1 (en) Reference current generation in resistive memory device
JP6082827B2 (ja) 装置、検知回路、およびワード線電圧の上昇を補償する方法
US8228709B2 (en) Resistance variable memory device and system
US8315113B2 (en) Non-volatile semiconductor memory circuit with improved resistance distribution
US10269404B2 (en) Resistance change memory
US10395730B2 (en) Non-volatile memory device with variable readout reference
KR101038992B1 (ko) 비휘발성 반도체 메모리 회로
CN103000225B (zh) 非易失性存储器件
KR20140080945A (ko) 비휘발성 메모리 장치
KR101933719B1 (ko) 반도체 메모리 장치
US20180268878A1 (en) Non-volatile semiconductor memory device
US8873322B2 (en) Nonvolatile memory apparatus
KR102643712B1 (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR101205100B1 (ko) 비휘발성 메모리 장치
CN109817269B (zh) 测试电路块、可变电阻存储器件和形成该存储器件的方法
KR101204923B1 (ko) 비휘발성 메모리 장치
KR101213724B1 (ko) 비휘발성 메모리 장치 및 센싱 방법
Gastaldi Data Sensing in Emerging NVMs
KR20140080943A (ko) 비휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant