CN102760492B - 非挥发性半导体存储器及其存储操作方法 - Google Patents
非挥发性半导体存储器及其存储操作方法 Download PDFInfo
- Publication number
- CN102760492B CN102760492B CN201110104744.4A CN201110104744A CN102760492B CN 102760492 B CN102760492 B CN 102760492B CN 201110104744 A CN201110104744 A CN 201110104744A CN 102760492 B CN102760492 B CN 102760492B
- Authority
- CN
- China
- Prior art keywords
- storage unit
- voltage limiting
- memory
- limiting device
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明实施例提出了一种非挥发性半导体存储器,包括:字线、位线、限压器件和存储单元,存储单元位于字线和位线的交叉区域,存储单元包括存储电阻和选通器件,存储电阻为二元及二元以上的多元金属氧化物,存储器件的上电极与限压器件相连接,限压器件的另一端与位线相连接。本发明实施例另一方面还提出了一种对上述的非挥发性半导体存储器的存储操作方法。本发明提出的上述方案,限压管的引入避免了复位时电压无限制增大从而在复位过程中又再次发生置位操作的现象。此外,选通器件与限压器件之间连接阻变存储器的结构既可以防止在置位操作中电流的过冲现象,又能抑制在复位操作中的复位与置位交叉的不稳定现象,大大提高器件性能的可靠性。
Description
技术领域
本发明涉及集成电路技术领域,具体而言,本发明涉及非挥发性半导体存储器及其存储操作方法。
背景技术
在半导体市场中,存储器所占的份额在40%以上。由于便携式电子设备的不断普及,非挥发存储器(NVM)的市场需求迅速增长。闪存(FLASH)是目前非挥发存储器市场上的主流器件。但随着微电子技术节点不断向前推进,基于电荷存储机制的闪存技术遭遇诸如隧穿层不能随技术代发展无限减薄以及与嵌入式系统集成等严重的技术瓶颈,迫使人们寻求下一代新型非挥发存储器。电阻随机存储器(ResistiveRandomAccessMemory)因其具有简单的器件结构、低压低功耗操作、擦写速度快和极佳的尺寸缩小性等优势,并且其材料与当前CMOS工艺兼容等特点引起高度关注。众多的材料体系被报道具有电阻转变特性,如有机材料[1],固态电解液材料[2],多元金属氧化物[3],二元金属氧化物[4]等。在这些材料体系中,二元金属氧化物(ZrO2、HfO2、NiO、TiO2、Ta2O5、CuOx等)由于在组分精确控制、与CMOS工艺兼容性的潜在优势更加受到青睐。
图1是已报道的电阻存储器存储单元的I-V特性曲线的示意图,分别表示出初始阻态为高电阻时的置位状态以及初始阻态为低电阻时的复位状态,电压扫描方向如图中箭头所示,置位时电压曲线为101;复位时电压扫描曲线为102。在电脉冲作用下,电阻由较高阻态突变到一个较低阻态,称作置位,达到设定状态后,电流不再随电压的继续增加而增加;而复位操作时,电流会突然减小,表明存储电阻由较低阻态突变到一个较高阻态。高阻和低阻分别代表不同的数据状态,这种改变是多次可逆的,由此可实现数据存储。
图2是电阻存储器中理想化的单极和双极性电流电压曲线,电阻的转变发生在同一极性上,称为单极性转变;图2(a)左图为单极性操作示意图,101-102为复位操作,103-105为置位操作。图2(a)右图为另一个方向上的单极性操作示意图,201-202为复位操作,203-205为置位操作。图2(b)为双极性操作的示意图,置位和复位操作在电压的两个方向上进行,304-305为复位操作,301-303为置位操作。
图3是在电阻存储器中经常发生的置位复位不稳定现象[5],因为在置位和复位中采取电脉冲具有相似性,复位成功后,不及时停止对器件的脉冲激励很容易在余下的复位脉冲中发生二次置位,这种置位与复位交叉的不稳定现象对于器件反复擦写极为不利,容易导致器件失效。
因此,有必要提出有效的技术方案,解决存储单元在进行复位操作时复位置位不稳定现象。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一,特别是通过在存储单元上增加限压管,抑制电阻转变存储器件在复位操作过程中再次发生置位的不稳定现象。
本发明实施例一方面提出了一种非挥发性半导体存储器,包括:字线、位线、限压器件和存储单元,
所述存储单元位于字线和位线的交叉区域,所述存储单元包括存储电阻和选通器件,所述存储电阻为二元及二元以上的多元金属氧化物,所述存储器件的上电极与所述限压器件相连接,所述限压器件的另一端与位线相连接。
本发明实施例另一方面还提出了一种对上述的非挥发性半导体存储器的存储操作方法,包括读操作、擦除复位操作和写置位操作,
所述读操作,通过对所述选通器件的控制,限制所述读操作时通过所述存储单元的电流;
所述擦除复位操作,将所述存储单元进行器件编程到一个相反的状态;
所述写置位操作,采用相同极性的电压对所述存储单元进行编程操作,将所述存储单元中的数据进行读操作,将读操作得出的数据与拟写入数据进行比较,当存储单元中的数据与拟写入数据在同一个范围内,则进行擦除复位操作;当存储单元中的数据与拟写入数据在不同范围内,则将这些存储单元中的数据编程为相反状态。
本发明提出的上述方案,相对于传统存储单元而言,限压器件的增加对存储单元的置位操作没有影响,限压管的引入避免了复位时电压无限制增大从而在复位过程中又再次发生置位操作的现象。这种选通器件与限压器件之间连接阻变存储器的结构既可以防止在置位操作中电流的过冲现象,又能抑制在复位操作中的复位与置位交叉的不稳定现象,可以大大提高器件性能的可靠性。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为电阻存储单元的电流电压特性曲线示意图;
图2为单极型和双极型阻变存储器电流电压特性曲线示意图;
图3为阻变存储器中普遍存在置位复位不稳定现象示意图;
图4为在传统的1T1R存储单元中加入限压器件后等效电路图(a)和结构剖面图(b)。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
本发明涉及以二元或二元以上的多元金属氧化物作为存储电阻并且在一列传统存储单元共享同一个限压器件的电阻转换存储器及其存储操作方法。这里所述的存储单元的概念是指选通器件和与之连接的存储电阻所构成的复合式存储单元。为便于阐述,约定存储单元是指该复式结构。
为了实现本发明之目的,本发明实施例提出了一种非挥发性半导体存储器,包括:字线、位线、限压器件和存储单元。
其中,存储单元位于字线和位线的交叉区域,存储单元包括存储电阻和选通器件,存储电阻为二元及二元以上的多元金属氧化物,存储器件的上电极与所述限压器件相连接,限压器件的另一端与位线相连接。
当包括多个字线、多个位线和多个存储单元时,所述字线、位线、存储单元共用一个限压器件,即多个存储单元的上电极与限压器件相连接,所述限压器件的另一端与多个位线相连接。
存储电阻由MIM结构构成,其中,I指二元或者二元以上的多元金属氧化物,充当电阻转变的作用,由单层或多层组成;上下层的M为金属电极。存储单元位于多层互联金属线层,每一层互联金属线层和与之连接的存储介质所在的层构成一个复合层,不同复合层在垂直方向进行层叠,相邻复合层由位于通孔中金属塞连接,从而形成三维的集成结构。
其中:二元或者二元以上的多元金属氧化物包括但不限于是锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物、锰的氧化物、Prl-xCaxMnO3、SrZrO3等。
其中,选通器件是双极型晶体管或者包括但不限于是金属氧化物半导体场效应晶体管或者是二极管。
其中,位于存储器件之上的限压器件包括但不限于是双极型晶体管或者是金属氧化物半导体场效应晶体管。
其中,存储单元中的存储电阻的下电极是通过存储单元中的选通器件与不同的位线连接实现。
其中,存储单元中的存储电阻的上电极是通过存储单元上的限压器件与不同的字线连接实现的。
在一个存储单元中的存储器件和选通器件之上增加一个限压器件,可以限制在对存储单元进行复位操作时由于电阻突变导致电压无限制增大从而在复位过程中发生二次置位的现象。
优选地,器件集成时,可以形成一列存储单元共享一个限压器件的结构,可以大大提高器件集成的密度。
此外,本发明实施例还提出了一种对上述提出的非挥发性半导体存储器的存储操作方法,包括读操作、擦除复位操作和写置位操作。
读操作:通过对选通器件的控制达到限制读操作时通过存储单元的电流能够达到的最大值,限压器件对电流的通过没有影响。
写操作:写操作前应先将存储单元中的数据进行读操作,读操作得出的数据与拟写入数据进行比较,若存储单元中的数据与拟写入数据在同一个范围内,则进行擦除操作;若存储单元中的数据与拟写入数据在不同范围内,则进行写操作将这些存储单元中的数据编程为相反状态;在进行写操作时,采用相同极性的电压对存储单元进行编程操作,此处以一个双极性存储单元和两个晶体管的连接方式为实施例,该双极性存储单元位于两个晶体管之间,一个晶体管起选通作用,另一个晶体管起限压作用。不论对于要使存储电阻由高阻变为低阻还是由低阻变为高阻的情况,总是要在存储单元的一端接高电平,另一端接地;或者所加信号的极性反过来,此处需根据存储电阻的极性来确定。存储电阻的极性分为单极性和双极性,如图2所示,单极性是指电阻发生转变不依赖于所加电压的极性。而双极性是指电阻发生置位和复位变换是在电压的两个极性上。比如加正电压置位,则复位要加上负电压,这就是双极性。对于要在存储单元上如何选择电压的极性需要根据存储电阻的极性来确定。
擦除操作:是相对于写操作而言相反极性的操作,从而将器件编程到一个相反的状态。
其中对存储单元进行置位操作时,需分别对限压管和选通管设置不同栅压,限压管栅压的设置应保证置位电流的正常通过,而选通管栅压的大小则决定了置位时候的限流大小;而对存储单元进行复位操作时,限压管的栅压与源端所接的电压一起决定了存储单元复位后能达到的最大电压值的大小,从而达到限压的作用。
为进一步阐述本发明,作为本发明的实施例,图4的存储单元,包含了选通管、存储器件和限压管,选通器件用于在对存储阵列进行操作时不同存储单元的选择,同时能在置位操作中起到限制过量电流流过的作用,而限压管主要是针对于复位过程而言的,通过调节限压管源端以及栅极电压的大小,进而将限压管漏端的电压设置到一个固定大小,限压管的漏端与存储器件的上电极直接相连,限制了漏端电压即是将存储单元复位操作能达到的电压值设置到一个固定值。
图4(a)给出了一个连接限压器件的存储单元的等效电路图,包括一个选通器件,一个存储电阻和一个限压器件,在图中选通器件采用金属氧化物半导体场效应晶体管(MOSFET),当然,该选通器件也可以是双极型晶体管或者二极管。存储单元中的存储电阻的下电极均与选通器件相连接,而存储电阻的上电极则与一个限压器件相连接,此处的限压器件可以是双极型晶体管或者是金属氧化物半导体场效应晶体管。注意,此处的选通器件与限压器件并不专指晶体管,这两种器件种类的变化不应视作对本发明的限制。采用这种结构,可以在器件尺寸固定的情况下,对选通器件和限压器件的栅极电压进行调控,从而分别改变其驱动电流以及限制电压的能力。
图4(b)给出了一个上述存储器的结构剖面图,在该结构中,同一存储单元中构成存储电阻的不同层可以位于不同的互联金属层上,每一层互联金属层和与之相连接的存储介质所在的层构成一个复合层,不同复合层在垂直方向进行层叠,相邻复合层通过位于通孔中的金属塞连接,从而复合形成三维的存储结构。
本发明所述的二元或二元以上的多元金属氧化物可以是锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物、锰的氧化物、Prl-xCaxMnO3、SrZrO3等。应当指出的是,由于制备工艺导致的这些存储介质材料的化学计量比的改变,以及对该存储介质层进行掺杂改性,但仍以氧化物材料为主要成分,比如在锆的氧化物或者铪的氧化物中掺入微量铜元素,这些操作均不应视作对本发明的限制。
本发明提出的对上述结构存储器进行写操作的方法,进行写操作之前应该将存储单元中的数据与拟写入数据进行比较,若存储单元中的数据与拟写入数据处于同一个量级,则不进行写操作,若存储单元中的数据与拟写入数据不同,则将这些存储单元中的数据编程为相反状态。
对该存储器进行读操作的方法,通过存储单元中选通器件栅压的设置限制通过存储单元的电流能够达到的最大值,这样存储单元的数据不会在读信号的作用下发生改变,从而避免在对存储单元进行读操作时造成的误编程。
选通器件的作用不仅仅在于对阵列中的存储单元进行选择,还能在存储器件由高阻态变为低阻态时,通过栅压的设置限制通过存储器件的电流大小。
改变上述存储单元中的数据状态的具体方法,因为电阻值有一个分布范围,在将电阻由高阻变为低阻时,只要当目标存储电阻的值小于低阻分布范围的最大值,则可以认为写操作成功;在将电阻由低阻变为高阻时,只要当目标存储电阻值大于高阻分布范围的最小值,则认为写操作成功,下面通过如何设置选通器件与限压器件的栅压为一个实施例来具体说明如何改变存储单元中的数据状态。
写操作实际上包括预读和写两个过程,首先应该将拟写入数据进行预读操作,施加一个读信号在被操作的存储电阻上,读信号是一个不会改变存储电阻数据状态的小的电信号。通过外围一个读出放大器输出存储电阻当前的数据状态,与拟写入数据进行比较,输出结果作为是否进行写操作的使能信号,从而对是否进行写操作进行判断。对于典型的阻变存储器而言,电阻值在高低阻态之间的差异非常大,因此外围的一个简单的放大器电路就能提供足够高的使能信号。而对于选通器件与限压器件的选择,此处分别以沟长为4μm和48μm的两个MOSFET作为选通器件和限压器件为一个实施例。晶体管沟长的大小是由该存储器件所需要的驱动电流决定的,在满足驱动存储器最大电流值的情况下,可以减小晶体管的尺寸,提高存储密度。
置位操作相当于写一个低阻值到存储器中,此时在限压管源端加一个比如2V的置位脉冲,选通管的栅压是1V,而限压管的栅压是3.3V,此处的限压管提供最大的驱动电流,因为在置位操作中不需要限压管起作用,限压管的引入对置位操作不产生影响。这样置位脉冲就通过限压管到达传统1T1R存储单元,选通管栅压的设定是为了限制置位后流过存储单元的最大电流,防止因电阻的突变导致电流的剧增大。之所以选择选通管作为限流器件而不选用测试仪器自带的限流装置进行限流操作,原因是测试仪器不能在存储器置位后电流突然增大的瞬间响应出匹配的电阻值,导致存储器在置位的过程中有个电流的过冲,这个电流的过冲会造成置位形成的细丝路径更大,从而低阻态的阻值更小,这样的结果就是需要的复位操作电流过大,不利于低功耗的实现。相反,采用晶体管进行限流操作就可以避免在置位过程中的电流过冲现象,从而得到更可靠而且更大的低阻态阻值,降低复位操作电流。
当对该存储器进行复位操作时,此时限压管就起到重要作用,在其源端加上一个1V电脉冲,选通管的栅压为2V,限压管的栅压为2V,此时相对于置位操作对两个晶体管栅压的改变,是想通过调整选通管的栅压来提供足够的复位电流,而限压管的栅压大小和在源端加的电激励脉冲一起决定了限压管漏端能达到的最大的电压幅值。当存储电阻发生从低阻态向高阻态的变化时,存储电阻的电压值仅能增大达到限压管提供的漏端电压大小。因为如果没有限压管设定的漏端电压值的限制,很可能会在复位完成后又发生置位现象,如图3所示。这种置位与复位交叉的不稳定现象对于器件反复擦写极为不利,容易导致器件失效。因为在复位过程中是没有置位操作中的限流步骤的,因此容易造成器件永久击穿。
由于每个存储单元在进行复位操作时都需要考虑这种复位置位不稳定现象,而限压管提供的作用针对同一列存储单元是相同的,故可以形成这种一列存储单元共享一个限压管的结构,可以大大提高器件集成密度。
本发明提出的上述方案,相对于传统存储单元而言,限压器件的增加对存储单元的置位操作没有影响,在复位操作中,通过对限压管源端与栅极电压的调控达到限制限压管漏端电压的作用,而限压管漏端又直接与存储器件相连接,进而对存储器件在复位过程中由于电阻突然由低阻态变为高阻态导致的电压急剧增大,限压管的引入避免了复位时电压无限制增大从而在复位过程中又再次发生置位操作的现象。这种选通器件与限压器件之间连接阻变存储器的结构既可以防止在置位操作中电流的过冲现象,又能抑制在复位操作中的复位与置位交叉的不稳定现象,可以大大提高器件性能的可靠性。
虽然关于示例实施例及其优点已经详细说明,应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下,可以对这些实施例进行各种变化、替换和修改。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。
因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
参考文献:
[1].C.W.Chu,J.Y.Ouyang,J.-H.Tseng,andY.Yang,Organicdonor-acceptorsystemexhibitingelectricalbistabilityforuseinmemorydevices[J],Adv.Mater.,2005(17):1440-1443.
[2].M.N.Kozicki,M.Balakrishnan,C.Gopalan,C.Ratnakumar,andM.Mitkova,ProgrammablemetallizationcellmemorybasedonAg-Ge-SandCu-Ge-Ssolidelectrolytes[C],Non-VolatileMemoryTechnologySymposium,2005:83-89.
[3].K.Szot,W.Speier,G.Bihlmayer,andR.Waser,Switchingtheelectricalresistanceofindividualdislocationsinsingle-crystallineSrTiO3[J],Nature,Mater.,2006(5):312-320.
[4].S.H.Jo,K.-H.Kim,andW.Lu,Programmableresistanceswitchinginnanoscaletwo-terminaldevices[J],Nanolett.,2009(9):469-500.
[5].DanieleIelmini,Reset-setinstabilityinunipolarresistiveswitchingmemory[J],IEEEElectronDeviceLett.31,p.552(2010).
Claims (6)
1.一种非挥发性半导体存储器,其特征在于,包括:字线、位线、限压器件和存储单元,
所述存储单元位于字线和位线的交叉区域,所述存储单元包括存储电阻和选通器件,所述存储电阻为二元及二元以上的多元金属氧化物,所述限压器件为晶体管;
所述存储器件的上电极与所述限压器件的漏端连接,所述存储电阻的下电极与所述选通器件连接;所述限压器件的源端与所述位线连接,所述限压器件的栅端与所述字线连接;
其中,当包括多个字线、多个位线和多个存储单元时,所述字线、位线、存储单元共用一个限压器件;
其中,所述存储电阻的下电极通过所述选通器件与所述位线的连接实现;所述存储电阻的上电极通过所述限压器件与所述字线的连接实现。
2.如权利要求1所述的非挥发性半导体存储器,其特征在于,所述存储电阻由MIM结构构成,其中,I指二元或者二元以上的多元金属氧化物,充当电阻转变的作用,由单层或多层组成;上下层的M为金属电极。
3.如权利要求2所述的非挥发性半导体存储器,其特征在于,所述多元金属氧化物包括:锆的氧化物、铪的氧化物、钛的氧化物、铝的氧化物、铜的氧化物、镍的氧化物、锌的氧化物、锰的氧化物、Pr1-xCaxMnO3、SrZrO3。
4.如权利要求1所述的非挥发性半导体存储器,其特征在于,所述选通器件包括:双极型晶体管、金属氧化物半导体场效应晶体管或者二极管。
5.如权利要求1所述的非挥发性半导体存储器,其特征在于,所述限压器件包括双极型晶体管或者金属氧化物半导体场效应晶体管。
6.一种对如权利要求1至5任意之一所述的非挥发性半导体存储器的存储操作方法,其特征在于,包括读操作、擦除复位操作和写置位操作,
所述读操作,通过对所述选通器件的控制,限制所述读操作时通过所述存储单元的电流;
所述擦除复位操作,将所述存储单元进行器件编程到一个相反的状态;
所述写置位操作,采用相同极性的电压对所述存储单元进行编程操作,将所述存储单元中的数据进行读操作,将读操作得出的数据与拟写入数据进行比较,当存储单元中的数据与拟写入数据在同一个范围内,则进行擦除复位操作;当存储单元中的数据与拟写入数据在不同范围内,则将这些存储单元中的数据编程为相反状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110104744.4A CN102760492B (zh) | 2011-04-26 | 2011-04-26 | 非挥发性半导体存储器及其存储操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110104744.4A CN102760492B (zh) | 2011-04-26 | 2011-04-26 | 非挥发性半导体存储器及其存储操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102760492A CN102760492A (zh) | 2012-10-31 |
CN102760492B true CN102760492B (zh) | 2016-03-02 |
Family
ID=47054919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110104744.4A Active CN102760492B (zh) | 2011-04-26 | 2011-04-26 | 非挥发性半导体存储器及其存储操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760492B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102115440B1 (ko) * | 2012-11-14 | 2020-05-27 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그의 구동방법 |
US8885405B2 (en) * | 2013-01-31 | 2014-11-11 | Ememory Technology Inc. | Flash memory and associated programming method |
TWI646531B (zh) * | 2014-10-27 | 2019-01-01 | 財團法人工業技術研究院 | 電阻式記憶體系統、其驅動電路及其阻抗設置方法 |
KR20160072706A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
CN110956993A (zh) * | 2019-12-12 | 2020-04-03 | 中国科学院微电子研究所 | 基于电阻分压读取的阻变型存储单元 |
CN117012250A (zh) * | 2022-04-28 | 2023-11-07 | 华为技术有限公司 | 存储芯片、存储装置和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548333A (zh) * | 2006-11-30 | 2009-09-30 | 富士通株式会社 | 非易失性半导体存储器件及其写入、读取方法和删除方法 |
JP2010211895A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
CN102347074A (zh) * | 2010-07-21 | 2012-02-08 | 索尼公司 | 可变电阻存储器件和其驱动方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755931B2 (en) * | 2005-08-02 | 2010-07-13 | Nec Corporation | Magnetic random access memory and operation method thereof |
-
2011
- 2011-04-26 CN CN201110104744.4A patent/CN102760492B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101548333A (zh) * | 2006-11-30 | 2009-09-30 | 富士通株式会社 | 非易失性半导体存储器件及其写入、读取方法和删除方法 |
JP2010211895A (ja) * | 2009-03-12 | 2010-09-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
CN102347074A (zh) * | 2010-07-21 | 2012-02-08 | 索尼公司 | 可变电阻存储器件和其驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102760492A (zh) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102760492B (zh) | 非挥发性半导体存储器及其存储操作方法 | |
KR102488896B1 (ko) | 스위치 소자 및 기억 장치 | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
US7382647B1 (en) | Rectifying element for a crosspoint based memory array architecture | |
CN102270654B (zh) | 阻变随机访问存储器件及其制造和操作方法 | |
US8169820B2 (en) | Use of symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory | |
JP5186634B2 (ja) | 不揮発性半導体記憶装置 | |
JP4781431B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US8139392B2 (en) | Nonvolatile semiconductor memory device and writing method of the same | |
US20160351722A1 (en) | Multiple Junction Thin Film Transistor | |
US9053786B2 (en) | Resistance-change memory | |
US8957399B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
CN104520995A (zh) | 具有围绕栅极的垂直开关的三维存储器及其方法 | |
US8913416B2 (en) | Variable-resistance memory device and its operation method | |
US9000407B2 (en) | ReRAM materials stack for low-operating-power and high-density applications | |
JP2012198968A (ja) | 不揮発性半導体記憶装置 | |
JP2014071934A (ja) | 不揮発性抵抗変化型メモリデバイスおよびその抵抗変化型メモリ構造のバイアス方法 | |
JP5406782B2 (ja) | 不揮発性半導体記憶装置 | |
CN102915762A (zh) | 阻变存储单元的编程方法 | |
CN110544742A (zh) | 一种铁电相变混合存储单元、存储器及操作方法 | |
US20170372781A1 (en) | Bi-directional rram decoder-driver | |
CN102142516A (zh) | 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路 | |
CN101777572A (zh) | 一种半导体存储器结构及其控制方法 | |
JP2014063549A (ja) | 半導体記憶装置 | |
CN102185108A (zh) | 一种半导体存储器结构及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |