JP6073705B2 - ヒューズ回路及び半導体集積回路装置 - Google Patents

Description

本発明は、レーザーなどにより切断可能なヒューズからなるヒューズ回路と、それを備えた半導体集積回路装置に関する。

半導体集積回路装置の特性調整や機能切換え用として、レーザーにより切断可能なヒューズ回路が広く用いられている。例えば、バンドギャップ基準電圧発生回路においては、製造上のバラツキによって生じる基準電圧の温度特性を補正し、高精度な基準電圧を得るために、レーザーによってヒューズを切断し、抵抗に接続されたスイッチをオンまたはオフにして抵抗値を調整する。

図７は、従来のヒューズ回路の回路図である。従来のヒューズ回路は、電源端子間に抵抗Ｒ１、ヒューズＨ１、ヒューズＨ２、抵抗Ｒ２を直列に接続して構成されている。ヒューズ回路の端子Ａは、例えばバンドギャップ基準電圧発生回路内の抵抗のうちのひとつである抵抗と並列または直列に接続されたスイッチ回路に接続される。そして、端子Ａがハイレベルまたはローレベルになることでスイッチ回路がオンまたはオフし、バンドギャップ基準電圧発生回路内の抵抗の抵抗値が調整され、従って基準電圧の温度特性が調整される。端子Ａのレベルは、ヒューズＨ１とヒューズＨ２のどちらをレーザーで切断するかにより決定される。どちらのヒューズを切断するかは、調整前の段階、即ちどちらのヒューズも切断していない状態で、基準電圧を測定した後に決定される。通常、ヒューズには導電率の高い材料が用いられるため、チップ上の面積を考慮し、ヒューズを切断していない状態で電源端子間に流れる電流を制限する目的で抵抗Ｒ１と抵抗Ｒ２が接続されている。

以上説明したように、レーザーにより切断可能なヒューズ回路を半導体集積回路装置に搭載する事により、例えばバンドギャップ基準電圧亜発生回路においては、高精度という付加価値を実現している。

特開２０１０−１７７６１２号公報

しかしながら近年、半導体集積回路装置は、高精度や高性能への要求が強くなるとともに、コストダウンへの要求が極めて強くなっている。半導体集積回路装置は、チップサイズがコストに影響するため、チップサイズを少しでも小さくすることが求められている。 即ち、回路はできる限り簡素な構成にすることが強く求められている。このような状況の中、前述したような従来のヒューズ回路では、調整箇所の増加とともにチップサイズが大きくなり、コストが増大するという課題があった。

本発明はこのような点に鑑みてなされたものであり、極めて簡素な回路構成によりヒューズ回路を構成し、低コストの半導体集積回路装置を提供することを目的とする。

従来のこのような問題点を解決するために、ヒューズ回路を、異なる電位の端子間に形状が略同一でシート抵抗が異なる第一ヒューズと第二ヒューズを直列に接続して構成し、ヒューズを切断しない状態で出力端子の電位をどちらかの端子の電位に固定するようにした。

本発明の半導体集積回路装置によれば、シート抵抗が異なる抵抗からなるヒューズを半導体基板上に集積することにより、極めて簡素な回路構成でヒューズ回路を構成することが出来る。従って、小面積で低コストである半導体集積回路装置の実現が可能となる。

本実施形態のヒューズ回路の回路図である。 本実施形態のヒューズ回路を備えた半導体集積回路装置の一例を示す回路図である。 本実施形態のヒューズ回路を備えた半導体集積回路装置の他の例を示す回路図である。 本実施形態のヒューズ回路を備えた半導体集積回路装置の他の例を示す回路図である。 図４の半導体集積回路装置の動作を示す表である。 図４の検出回路の一例を示す回路図である。 従来の半導体集積回路装置のヒューズ回路の回路図である。

本発明のヒューズ回路を備えた半導体集積回路装置は、半導体基板上に集積される電子回路において、例えば基準電圧発生回路やセンサ回路など、高精度や高機能を求められる製品で幅広く利用されている。以下、本実施形態について図面を参照して説明する。

図１は、本実施形態のヒューズ回路の回路図である。
ヒューズ回路１は、ヒューズＦ１とヒューズＦ２とで構成される。ヒューズＦ１とヒューズＦ２は、それぞれ２つの接続端子を有し、各ヒューズの一方の接続端子は共通に接続される。この接続点は、ヒューズ回路１の出力端子Ｎ１である。各ヒューズのもう一方の接続端子は、それぞれ異なる電位の配線に接続される。説明のために、この異なる電位を電位ＶＳＳと、電位ＶＳＳよりも高い電位の電位ＶＤＤとする。また、ヒューズＦ１の抵抗値をＲｆ１、ヒューズＦ２の抵抗値をＲｆ２、出力端子Ｎ１の電位をＶ１とする。

ここで、ヒューズＦ１を構成する抵抗体のシート抵抗は、ヒューズＦ２を構成する抵抗体のシート抵抗よりも高く、ヒューズＦ１とヒューズＦ２のレイアウト形状は略同一の形状であるとする。

本実施形態のヒューズ回路１は、上述のように構成されており、以下のように動作する。
ヒューズＦ１およびヒューズＦ２を切断していない状態においては、出力端子Ｎ１の電位Ｖ１と、ＶＤＤからヒューズＦ１とヒューズＦ２を経由してＶＳＳに流れる電流ＩＦは、次式で表される。

Ｖ１−ＶＳＳ＝Ｒｆ２÷（Ｒｆ１＋Ｒｆ２）×（ＶＤＤ−ＶＳＳ）・・・（１）
ＩＦ＝（ＶＤＤ−ＶＳＳ）÷（Ｒｆ１＋Ｒｆ２）・・・（２）
抵抗体の抵抗値は、シート抵抗と抵抗の幅Ｗと長さＬとで求まる。ヒューズＦ１とヒューズＦ２は略同一のレイアウト形状であるから、幅Ｗと長さＬは略同一であり、ヒューズＦ１を構成する抵抗体のシート抵抗はヒューズＦ２を構成する抵抗体のシート抵抗よりも高い。即ち、抵抗値Ｒｆ１は抵抗値Ｒｆ２よりも大きくなる。従って、どちらのヒューズも切断していない状態においては、出力端子Ｎ１の電位Ｖ１は、ＶＤＤとＶＳＳとの中点電位よりも、ＶＳＳに近い電位となる。

ヒューズＦ１またはヒューズＦ２のどちらかを切断した状態においては、出力端子Ｎ１の電位Ｖ１は、ＶＳＳまたはＶＤＤに概等しい電位になり、ＶＤＤからヒューズＦ１とヒューズＦ２を経由してＶＳＳに流れる電流ＩＦは、ほぼゼロに等しくなる。

図２は、本実施形態のヒューズ回路を備えた半導体集積回路装置の一例を示す回路図である。図２に示した半導体集積回路装置は、ヒューズ回路１の出力端子Ｎ１にスイッチ回路２を接続して構成した。

スイッチ回路２は，端子Ｎ２１の電位によって端子２２と端子２３の間のオンまたはオフが制御される。スイッチ回路２は，端子Ｎ２１がヒューズ回路１の出力端子Ｎ１に接続され、端子Ｎ２２と端子２３がスイッチのオンまたはオフによって調整または切り替えられる素子（図示せず）に接続される。この素子としては、例えば、半導体基板上に集積される抵抗やトランジスタ、容量が挙げられる。図２に示した半導体集積回路装置は、上述のように構成され、以下のように動作する。

ヒューズＦ１とヒューズＦ２のどちらのヒューズも切断していない状態では、出力端子Ｎ１の電位Ｖ１は、ＶＤＤとＶＳＳの中点電位よりもＶＳＳに近い電位となる。スイッチ回路２は、端子Ｎ２１の電位が中点電位よりもＶＤＤに近い電位でオン、中点電位よりもＶＳＳに近い電位でオフするように構成する。どちらのヒューズも切断していない状態においては、電位Ｖ１はＶＤＤとＶＳＳとの中点電位よりもＶＳＳに近い電位であるから、スイッチ回路２は必ずオフする。この状態で半導体集積回路装置の特性を測定し、より好適な特性にするために、スイッチ回路２をオンするか、またはオフするかを選択する。スイッチ回路２をオンにする場合にはヒューズＦ２をレーザーにより切断し、スイッチ回路２をオフにする場合にはヒューズＦ１をレーザーにより切断すればよい。

図３は、本実施形態のヒューズ回路を備えた半導体集積回路装置の他の例を示す回路図である。図３に示した半導体集積回路装置は、ヒューズ回路１の出力端子Ｎ１に論理回路であるＮＯＴ回路３を接続して構成した。

ＮＯＴ回路３は、入力端子にヒューズ回路１の出力端子Ｎ１が接続され、電源はＶＤＤとＶＳＳにより供給されている（図示せず）。また、ＮＯＴ回路３の出力端子Ｎ３は、図示しないが、図２で示したようなスイッチの制御端子に接続しても良く、また半導体集積回路装置の機能を切り替える論理回路ブロックの入力に接続しても良い。図３に示した半導体集積回路装置は、上述のように構成され、以下のように動作する。

ヒューズＦ１とヒューズＦ２のどちらのヒューズも切断していない状態では、出力端子Ｎ１の電位Ｖ１は、ＶＤＤとＶＳＳの中点電位よりもＶＳＳに近い電位となる。従って、ＮＯＴ回路３の出力端子Ｎ３の電位はＶＤＤとなる。この状態で半導体集積回路装置の特性を測定し、より好適な特性にするために、ＮＯＴ回路３の出力端子Ｎ３の電位をＶＤＤにするか、またはＶＳＳにするかを選択する。ＮＯＴ回路３の出力端子Ｎ３の電位をＶＤＤレベルにする場合には、ヒューズＦ１をレーザーにより切断し、ＮＯＴ回路３の出力端子Ｎ３の電位をＶＳＳにする場合には、ヒューズＦ２をレーザーにより切断すればよい。

以上の本実施形態の説明では、単に、ヒューズＦ１とヒューズＦ２は異なるシート抵抗からなる抵抗としたが、ヒューズを構成する材料としては、半導体基板上に集積され、レーザーにより切断可能な材料であれば、アルミ、銅、タングステン、ポリシリコンなど、どのような材料でも良い。使用する材料の一例としては、ＭＯＳトランジスタのゲートや回路間の配線に用いられるシート抵抗の低い低抵抗ポリシリコンと、抵抗として用いられる高抵抗ポリシリコンが挙げられる。低抵抗ポリシリコンも高抵抗ポリシリコンも半導体基板上に容易に製造可能な素子であり、広く一般的に使用されている素子である。低抵抗ポリシリコンと高抵抗ポリシリコンをそれぞれヒューズＦ１とヒューズＦ２に適用することで、特別な製造工程を必要とせずに本実施形態を実現可能である。このことは低コストを達成するために非常に重要である。

以上により、本発明の第１の実施形態の半導体集積回路装置の構成と動作を説明し、極めて簡素な回路構成によりヒューズ回路を実現できることを示した。特に高精度や高機能を求められる半導体集積回路装置においては調整箇所や機能切換え箇所が増える傾向にあり、何組ものヒューズ回路を必要とするため、ヒューズ回路を極めて簡素な回路構成で実現可能とすることは重要な意味をもつ。加えて特別な製造工程を必要とせずに実現可能な点で、本実施形態は極めて有用である。

なお、本説明においては、説明のために具体的な例を示したが、本発明の趣旨を損なわない範囲であれば、必ずしもこの構成や特性値に制限されるものではない。例えば、本説明においては、ヒューズＦ１とヒューズＦ２のどちらのヒューズも切断していない状態では、スイッチ２は必ずオフするように制御され、ＮＯＴ回路３の出力はＶＤＤレベルになるような構成としたが、必ずしもこの限りではなく、オンオフが逆であっても、ＶＤＤレベルでなくＶＳＳレベルであっても良い。

また、前述の説明においては、簡便のためにスイッチ２がオンオフする境界はＶＤＤとＶＳＳの中点電位とし、またＮＯＴ回路の反転レベルについては特に触れなかったが、半導体基板上に製造される半導体集積回路装置においては、製造工程上のバラツキにより、スイッチのオンオフの境界やＮＯＴ回路の反転レベルが電源端子間の中点に等しくなることは稀である。従って、ヒューズＦ１とヒューズＦ２のどちらも切断していない状態で、スイッチのオンオフ状態やＮＯＴ回路の出力論理を確定するために、出力端子Ｎ１の電位Ｖ１をＶＤＤもしくはＶＳＳの電位に近づける必要がある。このためには、ヒューズＦ１とヒューズＦ２を構成するシート抵抗の比が大きくなるように材料を選択すると良い。

例えば、ヒューズＦ１の抵抗値Ｒｆ１がヒューズＦ２の抵抗値Ｒｆ２の４倍であったとすると、どちらのヒューズも切断しない状態での共通出力端子Ｎ１の電位Ｖ１は
Ｖ１−ＶＳＳ＝（１÷５）・（ＶＤＤ−ＶＳＳ）・・・（３）
となる。これは、一般的にスイッチやＮＯＴ回路の状態を確定するのに十分な電位である。

さらに具体的な例として、前述した低抵抗ポリシリコンと高抵抗ポリシリコンを使用した場合を挙げる。一般的に低抵抗ポリシリコンのシート抵抗は数Ω／□〜数十Ω／□であり、高抵抗ポリシリコンのシート抵抗は数ｋΩ／□〜数十ｋΩ／□である。一例として、ヒューズＦ１をシート抵抗が１０ｋΩ／□の高抵抗ポリシリコンで構成し、ヒューズＦ２をシート抵抗が１０Ω／□の低抵抗ポリシリコンで構成するとする。各ヒューズのレイアウト形状が略同一であり、レーザーにより安定して切断可能であることを考慮して、一例として幅Ｗ＝１μｍ、長さＬ＝１０μｍとすると、各ヒューズの抵抗値は、Ｒｆ１＝１００ｋΩ、Ｒｆ２＝１００Ωとなる。どちらのヒューズも切断していない状態での出力端子Ｎ１の電位Ｖ１は、（１）式から
Ｖ１−ＶＳＳ＝（１÷１００１）×（ＶＤＤ−ＶＳＳ）・・・（４）
となる。すなわち電位Ｖ１はほぼＶＳＳの電位に等しくなるから、本実施形態において好適である。

また、どちらのヒューズも切断していない状態で、ＶＤＤからヒューズＦ１とヒューズＦ２を経由してＶＳＳに流れる電流ＩＦは、ＶＤＤとＶＳＳの電位差が５Ｖの場合には、（２）式により求められ、約５０μＡとなる。特性の調整前後、言い換えるとヒューズの切断前後での消費電流の変化量はなるべく小さい方がよい。これは、測定検査環境の配線抵抗や電源装置の内部インピーダンス、端子間の接触抵抗による電源電圧変化が小さい方が、半導体集積回路装置の特性を測定する際に好ましいためである。また、特に温度特性を調整する場合においては、調整前後で半導体集積回路装置内の発熱量が変化することは好ましくないため、ヒューズを切断していない状態でヒューズに流れる電流を小さく抑えられている点で、本実施形態は好適である。

図４は、本実施形態のヒューズ回路を備えた半導体集積回路装置の他の例を示す回路図である。本実施形態の半導体集積回路装置は、ヒューズ回路１と、検出回路４と、ＥＸＯＲ回路（排他的論理和回路）５を備える。

ＥＸＯＲ回路５は、２つの入力端子と１つの出力端子Ｎ５を有し、一方の入力端子はヒューズ回路１の出力端子Ｎ１に接続され、他方の入力端子は検出回路４の出力端子Ｎ４に接続され、電源はＶＤＤとＶＳＳにより供給されている（図示せず）。図４に示した半導体集積回路装置は、上述のように構成され、以下のように動作する。

検出回路４は、例えば、外部から入力される物理量を検出し、物理量に応じて検出状態と非検出状態の２値の出力を行う。検出回路４の例としては、温度検出装置や、磁気検出装置などが挙げられる。以降では、説明のために検出状態の論理値を「１」とし、非検出状態の論理値を「０」とする。

図５は、図４に示した半導体集積回路装置の動作を論理値で表現した表である。
ヒューズＦ１を切断した場合には、出力端子Ｎ１の電位はＶＳＳレベルになるから論理値は「０」となる。従って、検出回路４の出力Ｎ４が検出状態「１」の場合に出力Ｎ５は「１」となり、検出回路４の出力Ｎ４が非検出状態「０」の場合に出力Ｎ５は「０」となる。一方、ヒューズＦ２を切断した場合には、出力端子Ｎ１の電位はＶＤＤレベルになるから論理値は「１」となる。

従って、検出回路４の出力Ｎ４が検出状態「１」の場合に出力Ｎ５は「０」となり、検出回路４の出力Ｎ４が非検出状態「０」の場合に出力Ｎ５は「１」となる。以上のように、検出回路４の検出状態と非検出状態における出力Ｎ５の論理値を正論理または負論理に容易に切りかえることが可能である。

図６は、図４の検出回路４の一例を示す回路図である。
検出回路４は、磁電変換素子であるホール素子４ａと、増幅回路４ｂと、比較回路４ｃと、基準電圧回路４ｄで構成される。ホール素子４ａの４つの端子のうち対向する２つの端子にはそれぞれ電源端子が接続され、残りの２つの端子は増幅回路４ｂの入力に接続される。増幅回路４ｂの出力は比較回路４ｃの入力の一方に接続され、比較回路４ｃのもう一方の端子には基準電圧回路４ｄの一方の端子に接続される。比較回路４ｃの出力は検出回路４の出力端子Ｎ４に接続され、基準電圧回路４ｄのもう一方の端子は電源端子に接続される。図６に示した検出回路４は以上のように構成され、次のように動作する。

ホール素子４ａは磁電変換素子であり、印加された磁場に応じた電圧を出力する。ホール素子によって電圧に変換された信号は、増幅回路４ｂに入力されて所定の増幅率で増幅され、比較回路４ｃに入力される。比較回路４ｃは、ホール素子４ａからの信号電圧と、基準電圧回路４ｄが出力する基準電圧とを比較し、ホール素子４ａからの信号電圧の方が高ければ検出状態の論理値「１」を、ホール素子４ａからの信号電圧の方が低ければ非検出状態の論理値「０」を出力する。比較回路４ｃの出力は、検出回路４の出力として出力端子Ｎ４から出力される。以上から、検出回路４は、外部から入力される物理量である磁場を検出し、物理量に応じて検出状態と非検出状態の２値の出力を行うように動作する。

なお、本説明では、便宜上、検出回路４を前述のような回路構成としたが、物理量に応じて検出状態と非検出状態の２値の出力を行う構成であれば、必ずしもこの限りではない。また、検出回路４が検出する物理量の一例として、磁場（磁気）の例を挙げたが、例えば、温度や電圧、電流、加速度、圧力などであっても良い。また、増幅回路４ｂの増幅率や基準電圧回路４ｄが出力する基準電圧の具体例は特に説明しなかったが、図２や図３の構成を適用して増幅率や基準電圧を調整可能な構成にし、検出点を調整可能にしても良い。

以上により、本発明の第２の実施形態の半導体集積回路装置の構成と動作を説明し、ヒューズ回路を備えた回路の一例を示した。前述のとおり、半導体集積回路装置には高精度かつ高機能が求められており、動作や機能の切り替えを簡素な回路構成で実現可能にすることは重要な意味をもつ。なお、本説明においては、説明のために出力の正論理と負論理を切り替える用途について説明したが、入力の正論理と負論理を切り替える用途で使用しても良い。

以上により、本発明の第１および第２の実施形態の半導体集積回路装置の動作を説明し、極めて簡素な回路構成によりヒューズ回路を実現できることを示し、このヒューズ回路を備えた回路の一例を示した。本説明においては、説明のために具体的な回路構成や材料の特性値を示したが、本説明内で記載した動作を行う構成であれば、必ずしもこの構成や特性値に制限されるものではない。

１ ヒューズ回路
２ スイッチ回路
４ 検出回路
４ａ ホール素子
４ｂ 増幅回路
４ｃ 比較回路
４ｄ 基準電圧回路

Claims (3)

1. 異なる電位の端子の間に直列に接続された第一のヒューズと第二のヒューズを備え、
   前記第一のヒューズと前記第二のヒューズは、シート抵抗が異なる抵抗体であって、前記第一のヒューズの抵抗値と前記第二のヒューズの抵抗値が異なることを特徴とするヒューズ回路。
2. 前記第一のヒューズと前記第二のヒューズは、一方が低抵抗ポリシリコンであり、他方が高抵抗ポリシリコンであることを特徴とする請求項１に記載のヒューズ回路。
3. 半導体基板上に集積された半導体集積回路装置であって
   請求項１に記載のヒューズ回路と、
   前記ヒューズ回路の出力端子に接続された論理回路と、を備えたことを特徴とする半導体集積回路装置。

Images