JP2004266173A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004266173A JP2004266173A JP2003056584A JP2003056584A JP2004266173A JP 2004266173 A JP2004266173 A JP 2004266173A JP 2003056584 A JP2003056584 A JP 2003056584A JP 2003056584 A JP2003056584 A JP 2003056584A JP 2004266173 A JP2004266173 A JP 2004266173A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- transistor
- diode
- voltage
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体集積回路の破壊を抑止することが可能な半導体装置を提供する。
【解決手段】入力端子及び出力端子間に並列接続された半導体回路１１及び保護回路１４とを有し、前記保護回路１４は、エミッタが前記出力端子側に設けられるとともに、コレクタが抵抗を介してグラウンドに接続されたトランジスタＱ１と、前記トランジスタＱ１のベースと前記入力端子の間に、前記入力端子側にアノードが設けられたツェナーダイオードＺＤ１、及び、前記入力端子側にカソードが設けられるとともに、前記ツェナーダイオードＺＤ１と直列接続されたダイオードＤ１とを有したことを特徴とする半導体装置である。
【選択図】 図２
【解決手段】入力端子及び出力端子間に並列接続された半導体回路１１及び保護回路１４とを有し、前記保護回路１４は、エミッタが前記出力端子側に設けられるとともに、コレクタが抵抗を介してグラウンドに接続されたトランジスタＱ１と、前記トランジスタＱ１のベースと前記入力端子の間に、前記入力端子側にアノードが設けられたツェナーダイオードＺＤ１、及び、前記入力端子側にカソードが設けられるとともに、前記ツェナーダイオードＺＤ１と直列接続されたダイオードＤ１とを有したことを特徴とする半導体装置である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に電源用半導体集積回路の入出力端子間の電圧が逆バイアスされたときの逆接続保護回路を有する半導体装置に関する。
【０００２】
【従来の技術】
レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）９１では、出力を一定に保ち、安定した電位を出力する必要があるため、図９（ａ）及び図９（ｂ）に示すように、出力端子側に比較的大きな静電容量（例えば５００μＦ）のコンデンサ９２が設けられている。また、入力端子側には、電位を調整するためのコンデンサ９３が設けられている。電源用ＩＣ９１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ９１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子には、コンデンサ９２が接続されており、出力電圧が充電されているため、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされると、コンデンサ９２に充電された電荷が放電する。コンデンサ９２に充電された電荷が放電すると、電源用ＩＣ９１に過剰な電流が流れてしまい、電源用ＩＣ９１が破壊する可能性がある。
【０００３】
そこで、このような電源用ＩＣの破壊を防止するため、図９（ａ）に示すように、別パッケージとして、外付けのダイオード９４が設けられている。入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされると、外付けのダイオード９４を介して、コンデンサ９２に充電された電源が放電する（例えば、非特許文献１参照。）。
【０００４】
また、他の従来技術として、例えば、図９（ｂ）に示すように、電源用ＩＣ９１よりも出力端子側であって、コンデンサ９２よりも入力端子側の位置に、ダイオード９５が設けることも考えられる。この場合、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされた場合であっても、ダイオード９５が電源用ＩＣ９１への逆流防止素子として働く。
【０００５】
【非特許文献１】
（株）東芝 セミコンダクター社、“３端子正出力固定レギュレータ”、［ｏｎｌｉｎｅ］、２０００年７月６日、（株）東芝 セミコンダクター社、第１２頁、［平成１４年１２月１０日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｔｏｓｈｉｂａ．ｃｏ．ｊｐ／ｊａ
／ｂｕｃａｔ＿６／ｂｕｃａｔ＿４／ｂｕｃａｔ＿１／ｔｄ＿０／ＴＤ．ｐｄｆ＞
【０００６】
【発明が解決しようとする課題】
入出力間の電圧が逆バイアスされ、コンデンサ９２の電荷が放電した場合の、図９（ａ）に示した外付けのダイオード９４に流れる放電された電流と時間の関係を図１０に示す。図１０に示すように、Ａの領域における放電は、配線などのリアクタンス成分による放電であり、Ｂの領域における放電は、配線などの時定数による放電である。リアクタンス成分は、主にコンデンサ９２と電源用ＩＣ間の配線によるものであり、通常、Ａの領域は、放電時間に対して十分短い。ダイオード９４では、図１０に示したＡの領域とＢの領域の間で、比較的大きな電流が流れるため、サージ電流が流れることを想定したパワークラスのダイオードを設ける必要がある。しかし、電源用ＩＣが逆バイアスされた時の電源用ＩＣの保護動作は、ダイオード単体の性能で決まるため、ダイオード単体の性能差に大きく依存することになる。
【０００７】
また、図９（ｂ）に示したように、逆流防止素子として、ダイオード９５を設けると、出力端子側でダイオード９５のドロップ電圧が生じるため、入力電圧が高めの電位に制限されたり、負荷電流によって出力電圧が異なるという問題があった。また、電源ＩＣを動作させる際に、ダイオード９５分の消費電力の損失が生じるという問題があった。
【０００８】
本発明は、上記した問題点を解決すべくなされたもので、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、装置の破壊を抑止することが可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するための本発明の一形態に係る半導体装置は、入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられ、コレクタが抵抗を介してグラウンドに接続されたトランジスタと、
前記トランジスタのベースと前記入力端子の間に、前記入力端子側にアノードが設けられたツェナーダイオード、及び、前記入力端子側にカソードが設けられるとともに前記ツェナーダイオードと直列接続されたダイオードとを有したことを特徴としている。
【００１０】
上記した本発明の一形態によれば、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、装置の破壊を抑止することがすることができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図６に本発明の第１の実施の形態に係る半導体装置を示す。図１に示すように、レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）１１では、出力を一定に保ち、安定した電位を出力する必要があるため、図１に示すように、出力端子側に比較的大きな静電容量（例えば５００μＦ）のコンデンサ１２が設けられている。また、入力端子側には、電位を調整するためのコンデンサ１３が設けられている。電源用ＩＣ１１には、並列に保護回路１４が接続されている。保護回路１４は、電源用ＩＣ１１が形成されたパッケージに内蔵されている。
【００１２】
図２に、図１に示した本実施の形態の保護回路１４の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のベースと入力端子の間に、ツェナーダイオードＺＤ１，抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００１３】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ１−１が流れる。電流Ｉ１−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ１−２が流れる。電流Ｉ１−２は、主に、図１に示した出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００１４】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ１−２の流れを抑制してグラウンドへ放電している。
【００１５】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００１６】
本実施の形態では、第１のトランジスタＱ１によって、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷をグラウンドへ放電しているため、放電用トランジスタの安全動作領域は、放電電流及び放電時間を想定したときに、十分広いものであることが好ましい。
【００１７】
入出力間の電圧が逆バイアスされ、コンデンサ１２の電荷が放電した場合の、放電された電流と時間の関係を図３に示す。図３に示すように、Ａの領域における放電は、配線などのリアクタンス成分による放電である。リアクタンス成分は、主にコンデンサ１２と電源用ＩＣ間の配線によるものであり、通常、Ａの領域は、放電時間に対して十分短い。Ｂの領域における放電は、ツェナーダイオードによって一定電流以下にクランプされている。Ｃの領域の放電は、配線などの時定数による放電である。ツェナーダイオードによってクランプしているため、入出力間電圧は一定電圧以下になり、電源用ＩＣの破壊を抑止することができる。また、図９（ａ）に示した従来の技術では、保護回路として、外付けのダイオードを設けているが、本実施の形態では、電源用ＩＣと同じパッケージ内に容易に形成することができるため、パッケージ部品数を減らすことができる。
【００１８】
（第１の変形例）
図４（ａ）に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１のベースにツェナーダイオードＺＤ１が接続され、第１のトランジスタＱ１のコレクタとツェナーダイオードＺＤ１の間に、第２のトランジスタＱ２が接続されている。第１のトランジスタＱ１及び第２のトランジスタＱ２は、ＰＮＰトランジスタであり、出力端子側にエミッタが接続されている。
【００１９】
第２のトランジスタＱ２のベースと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。また、第２のトランジスタＱ２のコレクタとグラウンド間には、第２のトランジスタＱ１のコレクタとも接続されている抵抗Ｒ１が接続されているが、図４（ｂ）に示すように、それぞれのトランジスタにおいて、抵抗Ｒ３を別々に設けてもかまわない。また、図４（ｃ）に示すように、第２のトランジスタＱ２のコレクタと抵抗Ｒ１の間に、抵抗Ｒ３を設けてもかまわない。
【００２０】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ２−１が流れる。電流Ｉ２−１が流れると、第２のトランジスタＱ２のベースにベース電流が流れるため、第２のトランジスタＱ２が導通し、電流Ｉ２−２が流れる。増幅された電流Ｉ２−２が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ２−３が流れる。電流Ｉ２−３は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００２１】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ２−３の流れを抑制してグラウンドへ放電している。
【００２２】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。このとき、ツェナーダイオードＺＤ１に流れる電流Ｉ２−１が微小な場合であっても、第２のトランジスタＱ２を用いて第１のトランジスタＱ１を確実に導通させることができる。
【００２３】
よって、入出力間の電圧が逆バイアスされた場合に、さらにより確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００２４】
（第２の変形例）
図５（ａ）に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、出力端子にツェナーダイオードＺＤ１及び第１のトランジスタＱ１が接続され、第１のトランジスタＱ１のベースと第２のトランジスタＱ２のコレクタの間に、ツェナーダイオードＺＤ１と第２のトランジスタＱ２が接続されている。第１のトランジスタＱ１は、ＮＰＮトランジスタであり、第２のトランジスタＱ２は、ＰＮＰトランジスタである。
【００２５】
第２の変形例では、第１の変形例で示した第１のトランジスタＱ１をＮＰＮトランジスタとした、インバーテッドダーリントン接続の回路例である。第２のトランジスタＱ２のベースと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にコレクタが接続されており、第２のトランジスタＱ２は、エミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００２６】
また、第２のトランジスタＱ２のコレクタとグラウンド間には、第２のトランジスタＱ１のエミッタとも接続されている抵抗Ｒ１が接続されているが、図５（ｂ）に示すように、それぞれのトランジスタにおいて、抵抗Ｒ３を別々に設けてもかまわない。また、図５（ｃ）に示すように、第２のトランジスタＱ２のコレクタと抵抗Ｒ１の間に、抵抗Ｒ３を設けてもかまわない。
【００２７】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ３−１が流れる。電流Ｉ３−１が流れると、第２のトランジスタＱ２のベースにベース電流が流れるため、第２のトランジスタＱ２が導通し、電流Ｉ３−２が流れる。増幅された電流Ｉ３−２が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ３−３が流れる。電流Ｉ３−３は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００２８】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ３−３の流れを抑制してグラウンドへ放電している。
【００２９】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。このとき、ツェナーダイオードＺＤ１に流れる電流Ｉ３−１が微小な場合であっても、第２のトランジスタＱ２を用いて第１のトランジスタＱ１を確実に導通させることができる。また、ダーリントン接続によって、高い電流増幅率を有するトランジスタによって形成しているため、出力端子から入力端子に流れる電流が微小電流であっても、出力端子側に設けられたコンデンサに充電された電荷をより迅速にグラウンド側に放電し、入出力間の電圧を一定電圧以下とすることができる。
【００３０】
よって、入出力間の電圧が逆バイアスされた場合に、さらにより確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００３１】
（第３の変形例）
図６に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のベースと入力端子の間に、複数のダイオードＤ２，抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。複数のダイオードＤ２及びダイオードＤ１は出力端子側にアノードが接続されている。
【００３２】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、出力端子から入力端子へ電流Ｉ４−１が流れる。電流Ｉ４−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ４−２が流れる。電流Ｉ４−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００３３】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ４−２の流れを抑制してグラウンドへ放電している。
【００３４】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ダイオードＤ２は、ツェナーダイオードと同等の電圧降下と安定性を得るべく数個を直列に接続して用いている。
【００３５】
よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。第３の変形例は、前記した第１の変形例及び第２の変形例に記載した保護回路例にも適用することができる。
【００３６】
（第２の実施の形態）
レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）と保護回路の構成は、第１の実施の形態に示した図１と同じであるので、説明を省略する。
【００３７】
図７に、図１に示した本実施の形態の保護回路の例を示す。出力端子に第１のトランジスタＱ１が接続され、第１のトランジスタＱ１のベースとコレクタ間に、ツェナーダイオードＺＤ１が接続されている。第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のコレクタと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００３８】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給を停止させると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ５−１が流れる。電流Ｉ５−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、入力端子へ電流Ｉ５−２が流れる。電流Ｉ５−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００３９】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。
【００４０】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子から入力端子へ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子から入力端子へ電流が流れる。よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００４１】
本実施の形態では、第１のトランジスタＱ１によって、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷を入力端子へ放電しているため、放電用トランジスタの安全動作領域は、放電電流及び放電時間を想定したとき、十分に広いものであることが好ましい。
【００４２】
入出力間の電圧が逆バイアスされ、図１に示したコンデンサ１２の電荷が放電した場合の、放電された電流と時間の関係は、図３と同じであるため省略する。ツェナーダイオードによってクランプしているため、入出力間電圧は一定電圧以下になり、電源用ＩＣの破壊を抑止することができる。また、図９（ａ）に示した従来の技術では、保護回路として、外付けのダイオードを設けているが、本実施の形態では、電源用ＩＣと同じパッケージ内に容易に形成することができるため、パッケージ部品数を減らすことができる。
【００４３】
（第１の変形例）
図８に、図１に示した本実施の形態の保護回路の他の例を示す。出力端子に第１のトランジスタＱ１及び抵抗Ｒ１が接続され、第１のトランジスタＱ１のベースに、ツェナーダイオードＺＤ１が接続され、ツェナーダイオードＺＤ１に抵抗Ｒ２が接続されている。第１のトランジスタＱ１は、ＰＮＰトランジスタである。また、入力端子に、ダイオードＤ１が接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００４４】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ６−１が流れる。電流Ｉ６−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、入力端子へ電流Ｉ６−２が流れる。電流Ｉ６−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００４５】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。抵抗Ｒ１及び抵抗Ｒ２によって、電流Ｉ６−１及び電流Ｉ６−２を任意に設定することが容易である。
【００４６】
よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００４７】
以上、第１及び第２の実施の形態では、半導体回路として、電源用ＩＣを例に述べたが、これに限定されず、出力電圧や出力電流を制御するモータドライブ用ＩＣ等であってもよい。
【００４８】
【発明の効果】
以上詳述したように、本発明によれば、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す回路ブロック図である。
【図２】本発明の第１の実施の形態に係る半導体回路の保護回路を示す回路図である。
【図３】本発明の第１の実施の形態に係る半導体回路の保護回路の、放電電流と時間の関係を示す図である。
【図４】本発明の第１の実施の形態に係る第１の変形例の半導体回路の保護回路を示す回路図である。
【図５】本発明の第１の実施の形態に係る第２の変形例の半導体回路の保護回路を示す回路図である。
【図６】本発明の第１の実施の形態に係る第３の変形例の半導体回路の保護回路を示す回路図である。
【図７】本発明の第２の実施の形態に係る半導体回路の保護回路を示す回路図である。
【図８】本発明の第２の実施の形態の第１の変形例に係る半導体回路の保護回路を示す回路図である。
【図９】従来の半導体装置を示す回路ブロック図である。
【図１０】従来の半導体回路の保護回路の、放電電流と時間の関係を示す図である。
【符号の説明】
１１ 電源用ＩＣ
１２，１３ コンデンサ
１４ 保護回路
Ｑ１ 第１のトランジスタ
Ｑ２ 第２のトランジスタ
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＺＤ１ ツェナーダイオード
Ｄ１ ダイオード
Ｄ２ 複数のダイオード
【発明の属する技術分野】
本発明は、半導体装置に係り、特に電源用半導体集積回路の入出力端子間の電圧が逆バイアスされたときの逆接続保護回路を有する半導体装置に関する。
【０００２】
【従来の技術】
レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）９１では、出力を一定に保ち、安定した電位を出力する必要があるため、図９（ａ）及び図９（ｂ）に示すように、出力端子側に比較的大きな静電容量（例えば５００μＦ）のコンデンサ９２が設けられている。また、入力端子側には、電位を調整するためのコンデンサ９３が設けられている。電源用ＩＣ９１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ９１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子には、コンデンサ９２が接続されており、出力電圧が充電されているため、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされると、コンデンサ９２に充電された電荷が放電する。コンデンサ９２に充電された電荷が放電すると、電源用ＩＣ９１に過剰な電流が流れてしまい、電源用ＩＣ９１が破壊する可能性がある。
【０００３】
そこで、このような電源用ＩＣの破壊を防止するため、図９（ａ）に示すように、別パッケージとして、外付けのダイオード９４が設けられている。入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされると、外付けのダイオード９４を介して、コンデンサ９２に充電された電源が放電する（例えば、非特許文献１参照。）。
【０００４】
また、他の従来技術として、例えば、図９（ｂ）に示すように、電源用ＩＣ９１よりも出力端子側であって、コンデンサ９２よりも入力端子側の位置に、ダイオード９５が設けることも考えられる。この場合、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔより低くなり、入出力間の電圧が逆バイアスされた場合であっても、ダイオード９５が電源用ＩＣ９１への逆流防止素子として働く。
【０００５】
【非特許文献１】
（株）東芝 セミコンダクター社、“３端子正出力固定レギュレータ”、［ｏｎｌｉｎｅ］、２０００年７月６日、（株）東芝 セミコンダクター社、第１２頁、［平成１４年１２月１０日検索］、インターネット＜ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｔｏｓｈｉｂａ．ｃｏ．ｊｐ／ｊａ
／ｂｕｃａｔ＿６／ｂｕｃａｔ＿４／ｂｕｃａｔ＿１／ｔｄ＿０／ＴＤ．ｐｄｆ＞
【０００６】
【発明が解決しようとする課題】
入出力間の電圧が逆バイアスされ、コンデンサ９２の電荷が放電した場合の、図９（ａ）に示した外付けのダイオード９４に流れる放電された電流と時間の関係を図１０に示す。図１０に示すように、Ａの領域における放電は、配線などのリアクタンス成分による放電であり、Ｂの領域における放電は、配線などの時定数による放電である。リアクタンス成分は、主にコンデンサ９２と電源用ＩＣ間の配線によるものであり、通常、Ａの領域は、放電時間に対して十分短い。ダイオード９４では、図１０に示したＡの領域とＢの領域の間で、比較的大きな電流が流れるため、サージ電流が流れることを想定したパワークラスのダイオードを設ける必要がある。しかし、電源用ＩＣが逆バイアスされた時の電源用ＩＣの保護動作は、ダイオード単体の性能で決まるため、ダイオード単体の性能差に大きく依存することになる。
【０００７】
また、図９（ｂ）に示したように、逆流防止素子として、ダイオード９５を設けると、出力端子側でダイオード９５のドロップ電圧が生じるため、入力電圧が高めの電位に制限されたり、負荷電流によって出力電圧が異なるという問題があった。また、電源ＩＣを動作させる際に、ダイオード９５分の消費電力の損失が生じるという問題があった。
【０００８】
本発明は、上記した問題点を解決すべくなされたもので、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、装置の破壊を抑止することが可能な半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するための本発明の一形態に係る半導体装置は、入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられ、コレクタが抵抗を介してグラウンドに接続されたトランジスタと、
前記トランジスタのベースと前記入力端子の間に、前記入力端子側にアノードが設けられたツェナーダイオード、及び、前記入力端子側にカソードが設けられるとともに前記ツェナーダイオードと直列接続されたダイオードとを有したことを特徴としている。
【００１０】
上記した本発明の一形態によれば、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、装置の破壊を抑止することがすることができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図６に本発明の第１の実施の形態に係る半導体装置を示す。図１に示すように、レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）１１では、出力を一定に保ち、安定した電位を出力する必要があるため、図１に示すように、出力端子側に比較的大きな静電容量（例えば５００μＦ）のコンデンサ１２が設けられている。また、入力端子側には、電位を調整するためのコンデンサ１３が設けられている。電源用ＩＣ１１には、並列に保護回路１４が接続されている。保護回路１４は、電源用ＩＣ１１が形成されたパッケージに内蔵されている。
【００１２】
図２に、図１に示した本実施の形態の保護回路１４の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のベースと入力端子の間に、ツェナーダイオードＺＤ１，抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００１３】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ１−１が流れる。電流Ｉ１−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ１−２が流れる。電流Ｉ１−２は、主に、図１に示した出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００１４】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ１−２の流れを抑制してグラウンドへ放電している。
【００１５】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００１６】
本実施の形態では、第１のトランジスタＱ１によって、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷をグラウンドへ放電しているため、放電用トランジスタの安全動作領域は、放電電流及び放電時間を想定したときに、十分広いものであることが好ましい。
【００１７】
入出力間の電圧が逆バイアスされ、コンデンサ１２の電荷が放電した場合の、放電された電流と時間の関係を図３に示す。図３に示すように、Ａの領域における放電は、配線などのリアクタンス成分による放電である。リアクタンス成分は、主にコンデンサ１２と電源用ＩＣ間の配線によるものであり、通常、Ａの領域は、放電時間に対して十分短い。Ｂの領域における放電は、ツェナーダイオードによって一定電流以下にクランプされている。Ｃの領域の放電は、配線などの時定数による放電である。ツェナーダイオードによってクランプしているため、入出力間電圧は一定電圧以下になり、電源用ＩＣの破壊を抑止することができる。また、図９（ａ）に示した従来の技術では、保護回路として、外付けのダイオードを設けているが、本実施の形態では、電源用ＩＣと同じパッケージ内に容易に形成することができるため、パッケージ部品数を減らすことができる。
【００１８】
（第１の変形例）
図４（ａ）に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１のベースにツェナーダイオードＺＤ１が接続され、第１のトランジスタＱ１のコレクタとツェナーダイオードＺＤ１の間に、第２のトランジスタＱ２が接続されている。第１のトランジスタＱ１及び第２のトランジスタＱ２は、ＰＮＰトランジスタであり、出力端子側にエミッタが接続されている。
【００１９】
第２のトランジスタＱ２のベースと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。また、第２のトランジスタＱ２のコレクタとグラウンド間には、第２のトランジスタＱ１のコレクタとも接続されている抵抗Ｒ１が接続されているが、図４（ｂ）に示すように、それぞれのトランジスタにおいて、抵抗Ｒ３を別々に設けてもかまわない。また、図４（ｃ）に示すように、第２のトランジスタＱ２のコレクタと抵抗Ｒ１の間に、抵抗Ｒ３を設けてもかまわない。
【００２０】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ２−１が流れる。電流Ｉ２−１が流れると、第２のトランジスタＱ２のベースにベース電流が流れるため、第２のトランジスタＱ２が導通し、電流Ｉ２−２が流れる。増幅された電流Ｉ２−２が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ２−３が流れる。電流Ｉ２−３は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００２１】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ２−３の流れを抑制してグラウンドへ放電している。
【００２２】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。このとき、ツェナーダイオードＺＤ１に流れる電流Ｉ２−１が微小な場合であっても、第２のトランジスタＱ２を用いて第１のトランジスタＱ１を確実に導通させることができる。
【００２３】
よって、入出力間の電圧が逆バイアスされた場合に、さらにより確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００２４】
（第２の変形例）
図５（ａ）に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、出力端子にツェナーダイオードＺＤ１及び第１のトランジスタＱ１が接続され、第１のトランジスタＱ１のベースと第２のトランジスタＱ２のコレクタの間に、ツェナーダイオードＺＤ１と第２のトランジスタＱ２が接続されている。第１のトランジスタＱ１は、ＮＰＮトランジスタであり、第２のトランジスタＱ２は、ＰＮＰトランジスタである。
【００２５】
第２の変形例では、第１の変形例で示した第１のトランジスタＱ１をＮＰＮトランジスタとした、インバーテッドダーリントン接続の回路例である。第２のトランジスタＱ２のベースと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にコレクタが接続されており、第２のトランジスタＱ２は、エミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００２６】
また、第２のトランジスタＱ２のコレクタとグラウンド間には、第２のトランジスタＱ１のエミッタとも接続されている抵抗Ｒ１が接続されているが、図５（ｂ）に示すように、それぞれのトランジスタにおいて、抵抗Ｒ３を別々に設けてもかまわない。また、図５（ｃ）に示すように、第２のトランジスタＱ２のコレクタと抵抗Ｒ１の間に、抵抗Ｒ３を設けてもかまわない。
【００２７】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ３−１が流れる。電流Ｉ３−１が流れると、第２のトランジスタＱ２のベースにベース電流が流れるため、第２のトランジスタＱ２が導通し、電流Ｉ３−２が流れる。増幅された電流Ｉ３−２が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ３−３が流れる。電流Ｉ３−３は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００２８】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ３−３の流れを抑制してグラウンドへ放電している。
【００２９】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子からグラウンドへ電流が流れる。このとき、ツェナーダイオードＺＤ１に流れる電流Ｉ３−１が微小な場合であっても、第２のトランジスタＱ２を用いて第１のトランジスタＱ１を確実に導通させることができる。また、ダーリントン接続によって、高い電流増幅率を有するトランジスタによって形成しているため、出力端子から入力端子に流れる電流が微小電流であっても、出力端子側に設けられたコンデンサに充電された電荷をより迅速にグラウンド側に放電し、入出力間の電圧を一定電圧以下とすることができる。
【００３０】
よって、入出力間の電圧が逆バイアスされた場合に、さらにより確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００３１】
（第３の変形例）
図６に、図１に示した本実施の形態の保護回路１４の他の例を示す。出力端子とグラウンドの間に、第１のトランジスタＱ１と抵抗Ｒ１が直列に接続されている。また、第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のベースと入力端子の間に、複数のダイオードＤ２，抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。複数のダイオードＤ２及びダイオードＤ１は出力端子側にアノードが接続されている。
【００３２】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、出力端子から入力端子へ電流Ｉ４−１が流れる。電流Ｉ４−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、第１のトランジスタＱ１及び抵抗Ｒ１を介して、グラウンドへ電流Ｉ４−２が流れる。電流Ｉ４−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００３３】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。また、抵抗Ｒ１が接続されているため、電流Ｉ４−２の流れを抑制してグラウンドへ放電している。
【００３４】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、出力端子からグラウンドへ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ダイオードＤ２は、ツェナーダイオードと同等の電圧降下と安定性を得るべく数個を直列に接続して用いている。
【００３５】
よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。第３の変形例は、前記した第１の変形例及び第２の変形例に記載した保護回路例にも適用することができる。
【００３６】
（第２の実施の形態）
レギュレータやスイッチングの電源用ＩＣ（Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）と保護回路の構成は、第１の実施の形態に示した図１と同じであるので、説明を省略する。
【００３７】
図７に、図１に示した本実施の形態の保護回路の例を示す。出力端子に第１のトランジスタＱ１が接続され、第１のトランジスタＱ１のベースとコレクタ間に、ツェナーダイオードＺＤ１が接続されている。第１のトランジスタＱ１は、ＰＮＰトランジスタであり、第１のトランジスタＱ１のコレクタと入力端子の間に、抵抗Ｒ２及びダイオードＤ１が直列に接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００３８】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給を停止させると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ５−１が流れる。電流Ｉ５−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、入力端子へ電流Ｉ５−２が流れる。電流Ｉ５−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００３９】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。
【００４０】
したがって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも、ある電圧以上高くなると、出力端子から入力端子へ電流が流れ、出力端子の電位が低下し、入出力間の電圧を一定の電圧以下に設定することができる。ツェナーダイオードを用いているため、入出力間の電圧が、安定したある電圧以上高くなった場合に、出力端子から入力端子へ電流が流れる。よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００４１】
本実施の形態では、第１のトランジスタＱ１によって、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷を入力端子へ放電しているため、放電用トランジスタの安全動作領域は、放電電流及び放電時間を想定したとき、十分に広いものであることが好ましい。
【００４２】
入出力間の電圧が逆バイアスされ、図１に示したコンデンサ１２の電荷が放電した場合の、放電された電流と時間の関係は、図３と同じであるため省略する。ツェナーダイオードによってクランプしているため、入出力間電圧は一定電圧以下になり、電源用ＩＣの破壊を抑止することができる。また、図９（ａ）に示した従来の技術では、保護回路として、外付けのダイオードを設けているが、本実施の形態では、電源用ＩＣと同じパッケージ内に容易に形成することができるため、パッケージ部品数を減らすことができる。
【００４３】
（第１の変形例）
図８に、図１に示した本実施の形態の保護回路の他の例を示す。出力端子に第１のトランジスタＱ１及び抵抗Ｒ１が接続され、第１のトランジスタＱ１のベースに、ツェナーダイオードＺＤ１が接続され、ツェナーダイオードＺＤ１に抵抗Ｒ２が接続されている。第１のトランジスタＱ１は、ＰＮＰトランジスタである。また、入力端子に、ダイオードＤ１が接続されている。第１のトランジスタＱ１は出力端子側にエミッタが接続されている。ツェナーダイオードＺＤ１は出力端子側にカソードが接続され、ダイオードＤ１はアノードが接続されている。
【００４４】
電源用ＩＣ１１の入力電圧ＶｉｎをＯＦＦにして、電源用ＩＣ１１への電力供給が停止されると、入力電圧Ｖｉｎが不安定となり、入力電圧が接地電位まで低下する場合がある。出力端子にかかる出力電圧Ｖｏｕｔが、入力端子にかかる入力電圧Ｖｉｎよりも高くなると、ある電圧以上で、ツェナーダイオードＺＤ１がブレイクダウンし、出力端子から入力端子へ電流Ｉ６−１が流れる。電流Ｉ６−１が流れると、第１のトランジスタＱ１のベースにベース電流が流れるため、第１のトランジスタＱ１が導通し、出力端子から、入力端子へ電流Ｉ６−２が流れる。電流Ｉ６−２は、主に、出力端子側に設けられた比較的大きな静電容量のコンデンサ１２に充電された電荷が放電したものである。
【００４５】
この保護回路では、ダイオードＤ１が接続されているため、出力電圧が入力電圧よりも高くなった場合にのみ作動する。抵抗Ｒ１及び抵抗Ｒ２によって、電流Ｉ６−１及び電流Ｉ６−２を任意に設定することが容易である。
【００４６】
よって、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。この場合、入力電圧が出力電圧よりも高い、電源用半導体集積回路を通常動作させているときの、この保護回路による消費電力は、ほぼゼロである。
【００４７】
以上、第１及び第２の実施の形態では、半導体回路として、電源用ＩＣを例に述べたが、これに限定されず、出力電圧や出力電流を制御するモータドライブ用ＩＣ等であってもよい。
【００４８】
【発明の効果】
以上詳述したように、本発明によれば、入出力間の電圧が逆バイアスされた場合に、より確実に、出力端子の電位を低下させて、入出力間の電圧を一定電圧以下とし、半導体装置の破壊を抑止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す回路ブロック図である。
【図２】本発明の第１の実施の形態に係る半導体回路の保護回路を示す回路図である。
【図３】本発明の第１の実施の形態に係る半導体回路の保護回路の、放電電流と時間の関係を示す図である。
【図４】本発明の第１の実施の形態に係る第１の変形例の半導体回路の保護回路を示す回路図である。
【図５】本発明の第１の実施の形態に係る第２の変形例の半導体回路の保護回路を示す回路図である。
【図６】本発明の第１の実施の形態に係る第３の変形例の半導体回路の保護回路を示す回路図である。
【図７】本発明の第２の実施の形態に係る半導体回路の保護回路を示す回路図である。
【図８】本発明の第２の実施の形態の第１の変形例に係る半導体回路の保護回路を示す回路図である。
【図９】従来の半導体装置を示す回路ブロック図である。
【図１０】従来の半導体回路の保護回路の、放電電流と時間の関係を示す図である。
【符号の説明】
１１ 電源用ＩＣ
１２，１３ コンデンサ
１４ 保護回路
Ｑ１ 第１のトランジスタ
Ｑ２ 第２のトランジスタ
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＺＤ１ ツェナーダイオード
Ｄ１ ダイオード
Ｄ２ 複数のダイオード
Claims (10)
- 入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられ、コレクタが抵抗を介してグラウンドに接続されたトランジスタと、
前記トランジスタのベースと前記入力端子の間に、前記入力端子側にアノードが設けられたツェナーダイオード、及び、前記入力端子側にカソードが設けられるとともに前記ツェナーダイオードと直列接続されたダイオードとを有したことを特徴とする半導体装置。 - 入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられたトランジスタと、前記トランジスタのベースと前記入力端子の間に設けられたダイオードとを有し、
前記出力端子の電位が、前記入力端子の電位よりも所定の電位差以上大きくなると、前記ダイオードに電流が流れ、この電流によって前記トランジスタが導通し、前記出力端子に蓄積された電荷を、前記トランジスタのコレクタを介して放電することを特徴とする半導体装置。 - 入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられたトランジスタと、
前記トランジスタのベースと前記入力端子の間に、直列接続された第１のダイオード及び第２のダイオードを有し、
前記出力端子の電位が、前記入力端子の電位よりも低い場合は、前記第２のダイオードによって、前記保護回路に電流が流れるのを阻止し、前記出力端子の電位が、前記入力端子の電位よりも所定の電位差以上大きくなると、前記第１のダイオードに電流が流れ、この電流によって前記トランジスタが導通し、前記出力端子に蓄積された電荷を、前記トランジスタのコレクタを介して放電することを特徴とする半導体装置。 - 前記第１のダイオードは、前記出力端子側にカソードが接続されたツェナーダイオードであることを特徴とする請求項３に記載の半導体装置。
- 前記第１のダイオードは、前記出力端子側にアノードが接続されるとともに、相互に直列接続された複数のダイオードであることを特徴とする請求項３に記載の半導体装置。
- 入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、エミッタが前記出力端子側に設けられた第１のトランジスタと、
カソードが、前記第１のトランジスタのベースに接続されたツェナーダイオードと、
エミッタが、前記ツェナーダイオードのアノードに接続された第２のトランジスタと、
前記第２のトランジスタのベースと前記入力端子の間に、入力端子側にカソードが設けられたダイオードを有し、
前記出力端子の電位が、前記入力端子の電位よりも低い場合は、前記ダイオードによって、前記保護回路に電流が流れるのを阻止し、前記出力端子の電位が、前記入力端子の電位よりも所定の電位差以上大きくなると、前記ツェナーダイオードに電流が流れ、この電流によって前記第２トランジスタが導通し、前記出力端子に蓄積された電荷を、前記第１のトランジスタのコレクタを介して放電することを特徴とする半導体装置。 - 入力端子及び出力端子間に並列接続された半導体回路及び保護回路とを有し、
前記保護回路は、コレクタが前記出力端子側に設けられた第１のトランジスタと、
カソードが、前記出力端子側に接続されたツェナーダイオードと、
エミッタが、前記ツェナーダイオードのアノードに接続された第２のトランジスタと、
前記第２のトランジスタのベースと前記入力端子の間に、前記入力端子側にカソードが設けられたダイオードを有し、
前記出力端子の電位が、前記入力端子の電位よりも低い場合は、前記ダイオードによって、前記保護回路に電流が流れるのを阻止し、前記出力端子の電位が、前記入力端子の電位よりも所定の電位差以上大きくなると、前記ツェナーダイオードに電流が流れ、この電流によって前記第２トランジスタが導通し、前記出力端子に蓄積された電荷を、前記第１のトランジスタのエミッタを介して放電することを特徴とする半導体装置。 - 前記出力端子に蓄積された電荷は、前記出力端子に接続されたキャパシタに蓄積された電荷であることを特徴とする請求項２乃至７のいずれか一項に記載の半導体装置。
- 前記放電によって流れる電流は、抵抗を介して、前記出力端子とグラウンドの間を流れることを特徴とする請求項２乃至８のいずれか一項に記載の半導体装置。
- 前記放電によって流れる電流は、前記出力端子と前記入力端子の間を流れることを特徴とする請求項２乃至８のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056584A JP2004266173A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056584A JP2004266173A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266173A true JP2004266173A (ja) | 2004-09-24 |
Family
ID=33120219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056584A Pending JP2004266173A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004266173A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009033A (zh) * | 2013-02-26 | 2014-08-27 | 精工电子有限公司 | 熔断器电路和半导体集成电路装置 |
| CN105684136A (zh) * | 2013-11-26 | 2016-06-15 | 夏普株式会社 | 半导体器件 |
-
2003
- 2003-03-04 JP JP2003056584A patent/JP2004266173A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009033A (zh) * | 2013-02-26 | 2014-08-27 | 精工电子有限公司 | 熔断器电路和半导体集成电路装置 |
| CN105684136A (zh) * | 2013-11-26 | 2016-06-15 | 夏普株式会社 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4227124B2 (ja) | ファンモジュールのホットスワップ回路システム | |
| US7869176B2 (en) | Surge protected power supply | |
| US6831447B1 (en) | Surge limiting circuit with optional short circuit detection | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| US8780513B2 (en) | Reverse battery cutoff circuit for an actuator or the like | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP2016167516A (ja) | 静電気保護回路 | |
| US7768753B2 (en) | Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges | |
| US6717828B2 (en) | Power semiconductor device | |
| JP2009543324A (ja) | 静電気放電保護装置及びそのための方法 | |
| JP3229825B2 (ja) | チョッパレギュレータの制御装置、および、それを用いたチョッパレギュレータ | |
| JP2009302367A (ja) | 半導体素子の静電保護回路 | |
| JP4896431B2 (ja) | 保護回路およびそれを用いた半導体装置ならびに発光装置 | |
| JP2004266173A (ja) | 半導体装置 | |
| JP2002368593A (ja) | 半導体回路 | |
| KR101783273B1 (ko) | 부족전압 보호 시스템 | |
| US6882512B2 (en) | Integrated circuit provided with a protection against electrostatic discharges | |
| JP4957916B2 (ja) | 半導体素子駆動回路 | |
| JP2006166142A (ja) | 過電流保護回路及びこれを備えるインバータ | |
| JP2010182805A (ja) | 静電気保護回路 | |
| JP3833558B2 (ja) | スイッチング電源回路、および、それを用いた電子機器 | |
| JP2003163271A (ja) | 半導体保護装置 | |
| JP3613037B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US9247596B2 (en) | Driving circuit for driving light-emitting circuit, and light-emitting device having the same | |
| US20030107856A1 (en) | ESD protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |