JP4896431B2 - 保護回路およびそれを用いた半導体装置ならびに発光装置 - Google Patents
保護回路およびそれを用いた半導体装置ならびに発光装置 Download PDFInfo
- Publication number
- JP4896431B2 JP4896431B2 JP2005156594A JP2005156594A JP4896431B2 JP 4896431 B2 JP4896431 B2 JP 4896431B2 JP 2005156594 A JP2005156594 A JP 2005156594A JP 2005156594 A JP2005156594 A JP 2005156594A JP 4896431 B2 JP4896431 B2 JP 4896431B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- protection circuit
- protected
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Led Devices (AREA)
Description
このように、保護回路100および被保護回路110は、有意なインダクタンス成分を含む線路であるボンディングワイヤW1、W2を介して接続される。
保護回路100は、第1トランジスタQ1、ダイオードD1、抵抗R3を備える。
第1トランジスタQ1は、NPN型バイポーラトランジスタであって、本保護回路100とボンディングワイヤW1との接続点であるボンディングパッド36から接地へ至る経路上に設けられる。ダイオードD1は、第1トランジスタQ1のベースコレクタ間に接続され、抵抗R3は、第1トランジスタQ1のベースエミッタ間に設けられる。
図中、C1、C2は、LEDドライバ回路200中の寄生容量を表しており、寄生容量C1は主として保護回路100の第1トランジスタQ1のコレクタエミッタ間容量であり、寄生容量C2は、被保護回路110内部の駆動トランジスタM1のドレインソース間容量である。また、ボンディングワイヤW1、W2は、それぞれ抵抗成分R1、R2およびインダクタンス成分L1、L2を含んでいる。抵抗成分R1、R2には、ボンディングワイヤW1、W2のみでなく、ICチップ内の配線抵抗も含まれる。
時刻T0に、ボンディングパッド38からサージ電圧が入力されると、ボンディングパッド34、36の電圧Va、Vbはともに上昇する。ボンディングパッド34の電圧Vaが上昇し、ダイオードD1のツェナー電圧Vzを超えると、ダイオードD1のカソードからアノードに向かって逆方向電流が流れ、第1トランジスタQ1がオンする。
第1トランジスタQ1のベースエミッタ間電圧をVbeとすると、ボンディングパッド34の電圧Vaは、図4に示すようにVmax=Vz+Vbe付近にクランプされる。
この態様によると、サージ電圧が発生すると、第1トランジスタに加えて第2トランジスタによって電流が引き抜かれる。その結果、有意なインダクタンス成分を含む線路の両端から電流が引き抜かれるため、LCR共振を抑制し、電圧が振動するのを抑制することができる。
第1、第2トランジスタのサイズを略同一とすることによって、各トランジスタによって引き抜かれる電流量をほぼ等しくすることができ、共振を抑制することができる。
この態様によれば、ドライバ回路をサージ電圧などから保護することができ、半導体装置の信頼性を高めることができる。
ボンディングパッド34、36は、有意なインダクタンス成分を含む線路であるボンディングワイヤW1、W2によって、半導体基板30がマウントされる基体32上に設けられたボンディングパッド38を介して接続される。
LEDドライバ回路200は、保護回路100、被保護回路110を含み、保護回路100と被保護回路110回路とは、インダクタンス成分L1、L2を含むボンディングワイヤW1、W2を介して接続される。ボンディングワイヤW1、W2に含まれるインダクタンス成分L1、L2は、ボンディングワイヤの長さや太さにも依存するが、通常1nH以下あるいは1nH程度の大きさとなるため、他の容量成分と抵抗成分との組み合わせにより望まれないLCR共振回路を構成する。
第1トランジスタQ1は、NPN型バイポーラトランジスタであって、保護回路100とボンディングワイヤW1との接続点であるボンディングパッド36から接地へ至る経路上に設けられ、そのエミッタは接地され、コレクタはボンディングパッド34に接続されている。
ダイオードD1は、第1トランジスタQ1のベースコレクタ間に設けられ、そのカソードは、第1トランジスタQ1のコレクタに、アノードが第1トランジスタQ1のベースに接続される。また、抵抗R3は、第1トランジスタQ1のベースエミッタ間に設けられる。
第1トランジスタQ1、第2トランジスタQ2はベースおよびエミッタが共通接続されている。本実施の形態において、第1トランジスタQ1、第2トランジスタQ2のトランジスタサイズは略同一に設定される。そのため、第2トランジスタQ2は、第1トランジスタQ1に流れる電流と同量の電流をボンディングパッド36から引き抜く。
時刻T0に、ボンディングパッド38からサージ電圧が入力されると、ボンディングパッド38の電圧が上昇し、ボンディングパッド34の電圧Vaおよびボンディングパッド36の電圧Vbもこれに伴って上昇する。ボンディングパッド34の電圧Vaが上昇し、ダイオードD1のツェナー電圧Vzを超えると、ダイオードD1のカソードからアノードに向かって逆方向電流が流れ、第1トランジスタQ1がオンする。
ボンディングパッド34およびボンディングパッド36から定常的にほぼ同量の電流を引き抜くことによって、時刻T1以降においても、ボンディングパッド36の電圧VbがLCR共振によって変動するのを防止することができる。
また、保護回路100において、ダイオードD1は第1トランジスタQ1のベースコレクタ間に多段に接続されていてもよい。ダイオードD1の段数によってクランプ電圧を調節することができる。また、第1トランジスタQ1や第2トランジスタQ2の電流経路状に抵抗素子やダイオードが設けられていてもよい。
保護回路100の形式にはさまざまなバリエーションが存在し、その回路形式は特に図5に示す回路図に限定されるものではなく、ボンディングパッド34から接地に至る経路上に設けられ、過電圧状態においてオンする第1トランジスタQ1と、第1トランジスタQ1と並列に設けられ、ボンディングパッド36から接地に至る経路上に設けられた第2トランジスタQ2を備えていればよい。
また、第1トランジスタQ1、第2トランジスタQ2のサイズ比がこの範囲外の場合であっても、ボンディングパッド36の電圧Vbが若干振動する場合があるが、第2トランジスタQ2を設けない場合に比べて、LCR共振を抑制する効果を得ることができる。
さらに、実施の形態において、インダクタンス成分を有する線路がボンディングワイヤである場合について説明したが、これには限定されない。たとえば、ウェハレベルCSP(Chip Size Package)の場合には、ボンディングパッド34、36は、ポストおよび再配線によって接続されることになる。この場合、ポストや再配線はインダクタンス成分を含むため、本実施の形態に係る保護回路100を用いることにより、LCR共振を好適に抑制することができる。
Claims (5)
- 保護対象となる回路と、有意なインダクタンス成分を含む線路を介して接続される保護回路であって、
そのコレクタが本保護回路と前記線路との接続点に接続され、そのエミッタが接地されたNPN型バイポーラトランジスタである第1トランジスタと、
そのコレクタが前記保護対象となる回路と前記線路との接続点に接続され、そのベースが前記第1トランジスタのベースと共通に接続され、そのエミッタが接地され、前記第1トランジスタに流れる電流に応じた電流を前記接続点から引き抜くNPN型バイポーラトランジスタである第2トランジスタと、
前記第1トランジスタのベースエミッタ間に設けられた抵抗と、
カソードが前記第1トランジスタのコレクタに接続され、アノードが前記第1トランジスタのベースに接続されたダイオードと、
を備えることを特徴とする保護回路。 - 前記第1、第2トランジスタのトランジスタサイズは略同一に設定されることを特徴とする請求項1に記載の保護回路。
- 本保護回路は、前記保護対象となる回路と同一の半導体基板上に集積化され、前記保護対象となる回路および本保護回路は、それぞれがボンディングパッドを備えており、
それぞれのボンディングパッドは、前記線路に相当するボンディングワイヤによって、前記半導体基板がマウントされる基体上に設けられた端子を介して接続されることを特徴とする請求項1または2に記載の保護回路。 - 発光ダイオードのカソードに接続され、前記発光ダイオードの発光量を制御するドライバ回路と、
前記ドライバ回路を保護対象の回路として設けられた請求項1から3のいずれかに記載の保護回路と、
を備えることを特徴とする半導体装置。 - 発光ダイオードと、
前記発光ダイオードを駆動する請求項4に記載の半導体装置と、
を備えることを特徴とする発光装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156594A JP4896431B2 (ja) | 2005-05-30 | 2005-05-30 | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
CNA2006800164768A CN101176202A (zh) | 2005-05-30 | 2006-05-29 | 保护电路和使用了它的半导体装置及发光装置 |
PCT/JP2006/310685 WO2006129613A1 (ja) | 2005-05-30 | 2006-05-29 | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
US11/915,921 US7889467B2 (en) | 2005-05-30 | 2006-05-29 | Protection circuit, and semiconductor device and light emitting device using such protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005156594A JP4896431B2 (ja) | 2005-05-30 | 2005-05-30 | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332482A JP2006332482A (ja) | 2006-12-07 |
JP4896431B2 true JP4896431B2 (ja) | 2012-03-14 |
Family
ID=37481542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005156594A Expired - Fee Related JP4896431B2 (ja) | 2005-05-30 | 2005-05-30 | 保護回路およびそれを用いた半導体装置ならびに発光装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7889467B2 (ja) |
JP (1) | JP4896431B2 (ja) |
CN (1) | CN101176202A (ja) |
WO (1) | WO2006129613A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5127496B2 (ja) * | 2008-02-15 | 2013-01-23 | パナソニック株式会社 | 半導体装置 |
TWI379618B (en) * | 2008-06-30 | 2012-12-11 | Green Solution Tech Co Ltd | Led driving circuit and mos module thereof |
JP5424790B2 (ja) * | 2009-09-18 | 2014-02-26 | 三菱電機株式会社 | 高出力増幅器 |
CN112992827B (zh) * | 2021-04-27 | 2021-08-06 | 微龛(广州)半导体有限公司 | 多通道信号复用的封装结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8203428A (nl) * | 1982-09-02 | 1984-04-02 | Philips Nv | Inrichting voor het omzetten van een elektrisch signaal in een akoestisch signaal. |
JPS6074467A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | Mos型集積回路 |
DE3404317A1 (de) * | 1984-02-08 | 1985-08-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schutzschaltung fuer durch elektrische signale gesteuerte geraete |
US4864609A (en) * | 1988-05-26 | 1989-09-05 | Northern Telecom Limited | Telephone line interface circuit |
JPH06140576A (ja) | 1992-10-29 | 1994-05-20 | Rohm Co Ltd | Icの静電破壊保護装置 |
US5561391A (en) * | 1995-08-31 | 1996-10-01 | Motorola, Inc. | Clamp circuit and method for detecting an activation of same |
EP0768713B1 (en) * | 1995-09-20 | 2006-03-08 | Texas Instruments Incorporated | Circuit including protection means |
JP2005065083A (ja) * | 2003-08-19 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2005
- 2005-05-30 JP JP2005156594A patent/JP4896431B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-29 US US11/915,921 patent/US7889467B2/en not_active Expired - Fee Related
- 2006-05-29 CN CNA2006800164768A patent/CN101176202A/zh active Pending
- 2006-05-29 WO PCT/JP2006/310685 patent/WO2006129613A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2006332482A (ja) | 2006-12-07 |
US20090309117A1 (en) | 2009-12-17 |
WO2006129613A1 (ja) | 2006-12-07 |
US7889467B2 (en) | 2011-02-15 |
CN101176202A (zh) | 2008-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Tsai et al. | Smart GaN platform: performance & challenges | |
US5781389A (en) | Transistor protection circuit | |
US20080278872A1 (en) | Electrostatic Discharge Protection Circuit | |
US7123054B2 (en) | Semiconductor integrated circuit device having an ESD protection unit | |
US7719805B2 (en) | ESD protection circuit | |
JP4896431B2 (ja) | 保護回路およびそれを用いた半導体装置ならびに発光装置 | |
US7207325B2 (en) | Engine ignition system having noise protection circuit | |
JPH03191612A (ja) | 過電圧保護回路 | |
US6515531B2 (en) | Multichip configuration | |
KR100778203B1 (ko) | 자동차용 전자기기의 전원 보호 회로 | |
JP2009543324A (ja) | 静電気放電保護装置及びそのための方法 | |
US20080133203A1 (en) | Modeling circuit of a field-effect transistor reflecting electrostatic-discharge characteristic | |
US6529059B1 (en) | Output stage ESD protection for an integrated circuit | |
JP5929817B2 (ja) | 駆動制御回路および内燃機関点火装置 | |
US20100118457A1 (en) | Electrostatic discharge protection circuit | |
JP2011228934A (ja) | パワーモジュール | |
JP7508906B2 (ja) | 電子回路及び半導体モジュール | |
KR100885375B1 (ko) | 정전기 방지 회로를 포함하는 반도체 소자 | |
JP2012174983A (ja) | 集積回路 | |
JP2015033186A (ja) | パワーモジュール | |
KR100777160B1 (ko) | 휴대폰용 전원 회로 및 이의 반도체 패키지 | |
JP2005260143A (ja) | 半導体出力回路 | |
JP2006166142A (ja) | 過電流保護回路及びこれを備えるインバータ | |
JP2007096150A (ja) | Esd保護回路 | |
KR100942956B1 (ko) | 에스씨알 회로를 이용한 정전기 방전 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4896431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |